近幾年來，隨著新工藝、新器件的迅速發(fā)展，高速器件變得越來越普及，高速電路設(shè)計(jì)也就成了普遍需要的技術(shù)。TI公司的DsPs芯片TMS320C62xx、C64xx、C67xx系列器件是發(fā)展非常迅速的高速器件之一。C6000內(nèi)部結(jié)構(gòu)為定點(diǎn)，浮點(diǎn)系列兼容DsP，目前CPU主頻100MHz,-4i00MHz。具有VelociTITM先進(jìn)的甚長指令字（VLIW）結(jié)構(gòu)內(nèi)核，可以做到一個(gè)指令周期并行執(zhí)行8條32 bit的指令。由于其具有高速運(yùn)算能力，廣泛應(yīng)用在通信、對(duì)抗、雷達(dá)和圖像處理等需要高度智能化、高速處理能力的領(lǐng)域。　　隨著芯片集成度的越來越高，芯片的引腳也越來越多，器件的封裝也在不斷地發(fā)生變化，從DIP至OSOP，從SOP到PQFP，從PQFP到BGA。TMS320C6000系列器件采用BGA封裝，在電路應(yīng)用方面，BGA封裝具有高成功率、低返修率、高可靠性的特點(diǎn)，應(yīng)用越來越廣泛，但由于BGA封裝屬于球柵陣列貼片封裝，在開發(fā)中系統(tǒng)的物理實(shí)現(xiàn)上，也就是板級(jí)設(shè)計(jì)牽涉到很多高速數(shù)字電路的設(shè)計(jì)技術(shù)。高速系統(tǒng)中，噪聲干擾的產(chǎn)生是第一影響因素，高頻電路還會(huì)產(chǎn)生輻射和沖突，而較快的邊緣速率則會(huì)產(chǎn)生振鈴、反射和串?dāng)_。如果不考慮高速信號(hào)布局布線的特殊性，設(shè)計(jì)出的將不能正常工作。因此PCB板設(shè)計(jì)成功是DSPs電路設(shè)計(jì)過程中非常關(guān)鍵的一個(gè)環(huán)節(jié)?！　? 傳輸線效應(yīng)　　1.1信號(hào)完整性　　信號(hào)完整性主要有反射、振鈴、地彈和串?dāng)_等現(xiàn)象。PCB板上的走線可等效為圖1所示的串聯(lián)和并聯(lián)的電容、電阻和電感結(jié)構(gòu)。串聯(lián)電阻的典型值0.25D.／R-4）。55DJft，并聯(lián)電阻阻值通常很高。將寄生電阻、電容和電感加到實(shí)際的PCB連線中之后，連線上的最終阻抗稱為特征阻抗zo?！　∪绻麄鬏斁€和接收端的阻抗不匹配，這就會(huì)引起信號(hào)的反射和振蕩。布線的幾何形狀，不正確的線端接，經(jīng)過連接器的傳輸及電源平面的不連續(xù)等因素的變化均會(huì)導(dǎo)致反射。過沖和下沖是信號(hào)在電平上升沿和下降沿變化時(shí)產(chǎn)生的，會(huì)在瞬間產(chǎn)生高于或低于平穩(wěn)電平的毛刺，容易損壞器件。信號(hào)的振鈴和環(huán)繞振蕩分別是由線上不恰當(dāng)?shù)碾姼泻碗娙菟鶓?yīng)起的。振鈴可以通過適當(dāng)?shù)亩私佑枰詼p小?！　‘?dāng)電路中有大的電流涌動(dòng)時(shí)會(huì)引起地彈，若有一個(gè)較大的瞬態(tài)電流在芯片與板的電源平面流過，芯片封裝與電源平面間的寄生電感和電阻就會(huì)引發(fā)電源噪聲。串?dāng)_是兩條信號(hào)線之間的耦合問題，信號(hào)線之間的互感和互容導(dǎo)致了線上的噪聲。容性耦合引發(fā)耦合電流，而感性耦合引發(fā)耦合電壓。PCB板層的參數(shù)、信號(hào)線間距、驅(qū)動(dòng)端和接收端的電氣特性及線端接方式對(duì)串?dāng)_都有一定的影響?！　?.2 解決辦法　　要解決常見的問題需要采取的一些措施：　　電源層對(duì)電流方向不限制，返回線可沿著最小阻抗即與信號(hào)線最接近的路徑走。這就可能使電流回路最小，而這將是高速系統(tǒng)首選的方法。但是電源層不排除線路雜波，不注意電源分布路徑，所有系統(tǒng)均會(huì)產(chǎn)生噪聲造成錯(cuò)誤。因此需要特殊的濾波器，由旁路電容實(shí)現(xiàn)。一般一個(gè)l蝦到lOp.F的電容放在板上電源輸入端，而0.01p.F至U0.1心的電容放在板上每個(gè)有源器件的電源、地的管腳之間。旁路電容的作用就像濾波器，大電容（10aF）放在電源輸入端，濾除板外產(chǎn)生的低頻（60Hz）噪聲，板上有源器件產(chǎn)生的噪聲在100MHz或更高的頻率下會(huì)產(chǎn)生諧波，放在每個(gè)芯片之間的旁路電容通常比放在板上電源輸入端的電容小得多?！　「鶕?jù)經(jīng)驗(yàn)，如果設(shè)計(jì)中模數(shù)混合，將PCB分區(qū)為模擬和數(shù)字部分，模擬器件放在模擬部分，數(shù)字器件放在數(shù)字部分，A／D轉(zhuǎn)換器跨區(qū)放置。模擬信號(hào)和數(shù)字信號(hào)在各自區(qū)內(nèi)布線，保證數(shù)字信號(hào)返回電流不會(huì)流入到模擬信號(hào)的地上?！　∨月泛腿ヱ钍欠乐鼓芰繌囊粋€(gè)回路轉(zhuǎn)移到另外一個(gè)回路，電源層、底線層、元器件和內(nèi)部電源連接3個(gè)回路區(qū)域需要重視。盡量加寬電源、地線寬度，最好是地線比電源線寬，它們的關(guān)系是：地線>電源線>信號(hào)線，通常信號(hào)線寬為：O.2～O.3mm，最細(xì)寬度可達(dá)0.05"-""0.07mm，電源線為1.2"-""2.5 n""Lrfl。用大面積銅層作地線用，在印制板上把沒被用上的地方都與地相連接作為地線用。或是做成多層板，電源，地線各占用一層。為每個(gè)集成電路芯片配置一個(gè)0.01心的陶瓷電容器。如遇到印制空間小而裝不下時(shí)，可每4～10個(gè)芯片配置一個(gè)l～10心鉭電解電容器，這種器件的高頻阻抗特別小，在500kI-Iz～20MHz范圍內(nèi)阻抗小于lQ，而且漏電流很?。∣.5LlA以下）。去耦濾波電容器必須緊靠集成電路安裝，力求最短的電容器引線和最小的瞬態(tài)電流回路面積，特別是高頻旁路電容不能帶引線?！　?duì)于當(dāng)系統(tǒng)工作在50MHz時(shí)，將產(chǎn)生傳輸線效應(yīng)和信號(hào)的完整性問題，采取傳統(tǒng)措施可以達(dá)到比較滿意的效果；而當(dāng)系統(tǒng)時(shí)鐘達(dá)到120MHz時(shí)，就需要考慮使用高速電路設(shè)計(jì)知識(shí)，否則基于傳統(tǒng)方法設(shè)計(jì)的PCB將無法正常工作。因此，高速PCB電路設(shè)計(jì)已經(jīng)成為系統(tǒng)設(shè)計(jì)師必須掌握的設(shè)計(jì)技術(shù)。