當發(fā)現(xiàn)數(shù)字電路出現(xiàn)電磁干擾現(xiàn)象后，主要的原因是在電源線和地線上，用示波器可以觀察到明顯的噪聲電壓。雖然許多人可以斷定這些噪聲是造成電路電磁干擾問題的原因，但卻不知道采取何種手段來解決.為了達到消除噪聲的目的，有必要首先明白這些噪聲是如何產(chǎn)生的。

1，電源線上的噪聲

如圖1所示是比較典型的門電路輸出級，當輸出為高電平時，Q3導通，Q4截止；當輸出為低電平時，Q3截止，Q4導通。這兩種狀態(tài)都會在電源與地之間形成高阻抗，這樣就限制了電源的電流。

圖1 典型的門電路輸出級

而當狀態(tài)發(fā)生變化時，暫時會有Q3和Q4管同時導通，這時在電源和地之間形成了短暫的低阻抗，產(chǎn)生了30～100 mA的尖峰電流。當門輸出電平從低變?yōu)楦邥r，電源不僅要保持輸出電流，還要給寄生電容充電，使這個電流峰值達到飽和。由于電源線有不同程度的電感，因此當電流發(fā)生突變時，則產(chǎn)生感應電壓。這就觀察到在電源線上的噪聲。由于存在電源線阻抗，所以會造成電壓的短暫跌落。

2．地線上的噪聲

當產(chǎn)生上述尖峰電流的同時，地線上也會流過電流，特別是當輸出電平從高變?yōu)榈蜁r，寄生電容放電，地線上的峰值電流更大。由于地線總有不同程度的電感，也會感應出電壓，這就形成了地線噪聲。地線和電源線上的噪聲不僅會使電路運行不好，還會產(chǎn)生較強的電磁輻射。

如圖2所示就是形成的電源線、地線噪聲電壓波形。

·“Icc”（電源上電流）：在不同的輸出狀態(tài)時，幅值是不同的。穩(wěn)定時，電流也穩(wěn)定。

當輸出從低變?yōu)楦邥r，瞬間短路，電流增加，同時給寄生電容充電，電流更大；當輸出電平從高變?yōu)榈蜁r，瞬間短路，電流增加，但不給寄生電容充電，因此電流較輸出電平從低變高時要小。

· 電壓“Vcc”（電源上電壓）：當Icc發(fā)生突變時，電源線的電感L會產(chǎn)生感應電壓“Ldi/dt”。

“Ig”（地線電流）：電源線上的電流與電路中寄生電容放電而形成的電流。輸出穩(wěn)定，電流穩(wěn)定。當輸出電平從低變高時，瞬間短路，電流增加。當輸出電平從高變低時，瞬間短路，電流增加，同時寄生電容放電，電流峰值較輸出電平從低變高時更大。

“Vg”（地線電壓）：當“Ig”發(fā)生突變時，地線的電感L會有感應電壓“Ldi/dt”產(chǎn)生。

圖2 電源線、地線噪聲電壓波形

雖然解決地線噪聲電壓的方法可以在線路板上設置電源線網(wǎng)格來減小電感量，但要占有大量的布線空間。為了減小電源線電感量，可采取下面的方法：

采用儲能電容，其作用是為芯片供給電路輸出狀態(tài)發(fā)生變化時所需的大電流，這樣就減小了感應出的噪聲電壓，避免了電流突變。儲能電容將電流變化限制在較小的范圍內(nèi)，減小了輻射，所以在線路板上使用電源線網(wǎng)格或電源線面（電源系統(tǒng)具有很小的電感）時增加一些儲能電容。

因為儲能電容是為芯片提供瞬態(tài)高能量，所以在布線階段要盡量靠近芯片，也就是使儲能電容的供電回路面積盡量小，或使儲能電容與芯片電源端和地線端之間的走線盡量短。

芯片與儲能電容之間的走線長度是芯片自身引腳的長度加上線路板走線的長度。因此，要減小這兩部分的總長度，就得選用電源引腳與地引腳靠得很近的芯片，避免使用芯片安裝座、表面安裝形式的芯片等。

另外，每個芯片的儲能電容在放電結束后，都要及時補充電荷，為下次放電做好準備。為了減小對電源系統(tǒng)的騷擾，可通過稱為二級儲能的電容來提供電荷。當線路板上的芯片較少時，一只二級儲能電容安裝在電源線的入口處就可以了，該二級儲能電容的容量應為芯片儲能電容總容量的5倍以上。如果線路板上芯片較多，每5～10片設置一個二級儲能電容。這個電容應該使用鉭電容，并且要求串聯(lián)電感盡量小，不要使用鋁電解電容而導致內(nèi)部電感的產(chǎn)生。