摘 要： 提出了一種新型壓制系統(tǒng)的設計方案，基于現(xiàn)場可編程門陣列作主控，通過直接數字頻率合成技術實現(xiàn)中頻信號，通過混頻的方式進行頻譜搬移。系統(tǒng)具有寬帶阻塞式、瞄準式和掃頻式三種壓制方式，且壓制帶寬和中心頻率步進可調。實測結果表明，系統(tǒng)設計符合要求，能夠滿足實際需要。
關鍵詞： 壓制式干擾；現(xiàn)場可編程門陣列；直接數字頻率合成；噪聲調頻

無線通信技術的迅速發(fā)展和廣泛應用給人們的生活帶來了極大的便利,但同時也會被違法犯罪分子所利用，使失密、泄密的渠道更加難以控制。通過無線通信手段的失密、泄密問題日益嚴峻, 同時也向保密技術和電子對抗技術提出了極大的挑戰(zhàn)。無線通信是一個開放的電子通信系統(tǒng), 防止通過無線通信手段的失密行為最直接的方法就是在必要時對一定空間范圍內的無線接收機進行壓制式干擾, 使其無法正常接收發(fā)射機發(fā)射的信號[1]。
壓制性干擾的定義為用噪聲或噪聲樣的干擾信號遮蓋或淹沒有用信號, 阻止對方用電磁波獲取目標信息。壓制性干擾按頻譜特性一般可分為寬帶阻塞式、瞄準式和掃頻式三大類。每種方式都有其特點和應用場合[2-4]。
傳統(tǒng)的壓制系統(tǒng)壓制方式單一，頻率范圍小，系統(tǒng)結構復雜。本文提出一種結合模擬和數字方式，由FPGA作為主控，基于DDS原理的壓制系統(tǒng)。本壓制系統(tǒng)同時具備三種壓制方式，頻率范圍大，中心頻率和帶寬步進可調。
1 系統(tǒng)基本原理
系統(tǒng)方案框圖如圖1所示。

高斯分布的基帶噪聲由噪聲二極管齊納擊穿產生，經調理電路放大后，由ADC采樣后送入核心處理器進行處理。在FPGA中構建偽隨機序列雖然相對不復雜，但序列長度有限，實時性不好，所以本文仍然采用模擬的方式產生真正的噪聲。在FPGA中構建的DDS模塊為本系統(tǒng)的核心。DDS的基本原理如圖2所示[5-6]。其輸出頻率fout=M×fclk/2N。其中，M為頻率控制字，N為波形查找表的位數,本系統(tǒng)使用20 bit；fclk為參考時鐘，是本設計的DDS模塊實際工作的等效時鐘。FPGA選用Altera公司Stratix II系列芯片，系統(tǒng)倍頻后的工作頻率為140 MHz，四通道并行處理等效時鐘為560 MHz[7-8]，故輸出信號的頻率分辨率為Δf=fclk/2N=534 Hz。為了與標準射頻設備兼容，本系統(tǒng)輸出fout是中心頻率為70 MHz的中頻信號，對應的中心頻率控制字為M0=217（0x20000）。以寬帶阻塞式壓制為例，介紹頻率控制字的生成方法。

根據相關文獻，寬帶阻塞式壓制一般選用噪聲調頻信號。噪聲調頻信號的時域表達式為：


為上變頻后的頻譜圖，(c)圖為中心頻率500 MHz、帶寬1 MHz的噪聲調頻信號，(d)圖為中心頻率300 MHz、帶寬20 kHz的噪聲調頻信號。從圖中可以看出，輸出信號頻譜分布與理論設計基本一致。