1、抑止電磁干擾的方法　　很好地解決信號完整性問題將改善PCB板的電磁兼容性(EMC)。其中非常重要的是保證PCB板有很好的接地。對復(fù)雜的設(shè)計(jì)采用一個(gè)信號層配一個(gè)地線層是十分有效的方法。此外，使的最外層信號的密度最小也是減少電磁輻射的好方法，這種方法可采用"表面積層"技術(shù)"Build-up"設(shè)計(jì)制做PCB來實(shí)現(xiàn)。表面積層通過在普通工藝 PCB 上增加薄絕緣層和用于貫穿這些層的微孔的組合來實(shí)現(xiàn)，電阻和電容可埋在表層下，單位面積上的走線密度會(huì)增加近一倍，因而可降低 PCB的體積。PCB 面積的縮小對走線的拓?fù)浣Y(jié)構(gòu)有巨大的影響，這意味著縮小的電流回路，縮小的分支走線長度，而電磁輻射近似正比于電流回路的面積；同時(shí)小體積特征意味著高密度引腳封裝器件可以被使用，這又使得連線長度下降，從而電流回路減小，提高電磁兼容特性。2、合理規(guī)劃走線的拓?fù)浣Y(jié)構(gòu)　　解決傳輸線效應(yīng)的另一個(gè)方法是選擇正確的布線路徑和終端拓?fù)浣Y(jié)構(gòu)。走線的拓?fù)浣Y(jié)構(gòu)是指一根網(wǎng)線的布線順序及布線結(jié)構(gòu)。當(dāng)使用高速邏輯器件時(shí)，除非走線分支長度保持很短，否則邊沿快速變化的信號將被信號主干走線上的分支走線所扭曲。通常情形下，PCB走線采用兩種基本拓?fù)浣Y(jié)構(gòu)，即菊花鏈(Daisy Chain)布線和星形(Star)分布?！　τ诰栈ㄦ湶季€，布線從驅(qū)動(dòng)端開始，依次到達(dá)各接收端。如果使用串聯(lián)電阻來改變信號特性，串聯(lián)電阻的位置應(yīng)該緊靠驅(qū)動(dòng)端。在控制走線的高次諧波干擾方面，菊花鏈走線效果最好。但這種走線方式布通率最低，不容易100%布通。實(shí)際設(shè)計(jì)中，我們是使菊花鏈布線中分支長度盡可能短，安全的長度值應(yīng)該是：Stub Delay <= Trt *0.1.　　例如，高速TTL電路中的分支端長度應(yīng)小于1.5英寸。這種拓?fù)浣Y(jié)構(gòu)占用的布線空間較小并可用單一電阻匹配終結(jié)。但是這種走線結(jié)構(gòu)使得在不同的信號接收端信號的接收是不同步的?！　⌒切瓮?fù)浣Y(jié)構(gòu)可以有效的避免時(shí)鐘信號的不同步問題，但在密度很高的PCB板上手工完成布線十分困難。采用自動(dòng)布線器是完成星型布線的最好的方法。每條分支上都需要終端電阻。終端電阻的阻值應(yīng)和連線的特征阻抗相匹配。這可通過手工計(jì)算，也可通過CAD工具計(jì)算出特征阻抗值和終端匹配電阻值?！　≡谏厦娴膬蓚€(gè)例子中使用了簡單的終端電阻，實(shí)際中可選擇使用更復(fù)雜的匹配終端。第一種選擇是RC匹配終端。RC匹配終端可以減少功率消耗，但只能使用于信號工作比較穩(wěn)定的情況。這種方式最適合于對時(shí)鐘線信號進(jìn)行匹配處理。其缺點(diǎn)是RC匹配終端中的電容可能影響信號的形狀和傳播速度?！　〈?lián)電阻匹配終端不會(huì)產(chǎn)生額外的功率消耗，但會(huì)減慢信號的傳輸。這種方式用于時(shí)間延遲影響不大的總線驅(qū)動(dòng)電路。串聯(lián)電阻匹配終端的優(yōu)勢還在于可以減少板上器件的使用數(shù)量和連線密度?！　∽詈笠环N方式為分離匹配終端，這種方式匹配元件需要放置在接收端附近。其優(yōu)點(diǎn)是不會(huì)拉低信號，并且可以很好的避免噪聲。典型的用于TTL輸入信號(ACT, HCT, FAST)?！　〈送?，對于終端匹配電阻的封裝型式和安裝型式也必須考慮。通常SMD表面貼裝電阻比通孔元件具有較低的電感，所以SMD封裝元件成為首選。如果選擇普通直插電阻也有兩種安裝方式可選：垂直方式和水平方式?！　〈怪卑惭b方式中電阻的一條安裝管腳很短，可以減少電阻和間的熱阻，使電阻的熱量更加容易散發(fā)到空氣中。但較長的垂直安裝會(huì)增加電阻的電感。水平安裝方式因安裝較低有更低的電感。但過熱的電阻會(huì)出現(xiàn)漂移，在最壞的情況下電阻成為開路，造成PCB走線終結(jié)匹配失效，成為潛在的失敗因素。3、嚴(yán)格控制關(guān)鍵網(wǎng)線的走線長度　　如果設(shè)計(jì)中有高速跳變的邊沿，就必須考慮到在PCB板上存在傳輸線效應(yīng)的問題?，F(xiàn)在普遍使用的很高時(shí)鐘頻率的快速集成電路芯片更是存在這樣的問題。解決這個(gè)問題有一些基本原則：如果采用CMOS或TTL電路進(jìn)行設(shè)計(jì)，工作頻率小于10MHz，布線長度應(yīng)不大于7英寸。工作頻率在50MHz布線長度應(yīng)不大于1.5英寸。如果工作頻率達(dá)到或超過75MHz布線長度應(yīng)在1英寸。對于GaAs芯片最大的布線長度應(yīng)為0.3英寸。如果超過這個(gè)標(biāo)準(zhǔn)，就存在傳輸線的問題。4、其它可采用技術(shù)　　為減小集成電路芯片電源上的電壓瞬時(shí)過沖，應(yīng)該為集成電路芯片添加去耦電容。這可以有效去除電源上的毛刺的影響并減少在印制板上的電源環(huán)路的輻射?！　‘?dāng)去耦電容直接連接在集成電路的電源管腿上而不是連接在電源層上時(shí)，其平滑毛刺的效果最好。這就是為什么有一些器件插座上帶有去耦電容，而有的器件要求去耦電容距器件的距離要足夠的小。　　任何高速和高功耗的器件應(yīng)盡量放置在一起以減少電源電壓瞬時(shí)過沖。　　如果沒有電源層，那么長的電源連線會(huì)在信號和回路間形成環(huán)路，成為輻射源和易感應(yīng)電路?！　∽呔€構(gòu)成一個(gè)不穿過同一網(wǎng)線或其它走線的環(huán)路的情況稱為開環(huán)。如果環(huán)路穿過同一網(wǎng)線其它走線則構(gòu)成閉環(huán)。兩種情況都會(huì)形成天線效應(yīng)(線天線和環(huán)形天線)。