1 前言
    CCD(電荷耦合器件，Charge Coupled Device)是20世紀70年代初發(fā)展起來的新型半導體光電成像器件。它具有體積小、分辨力高、精度高、穩(wěn)定性能良好、堅固、抗振動、抗電磁干擾等特點。廣泛應用于工件尺寸測量、工件表面質量檢測、物體熱膨脹系數(shù)檢測以及圖像傳真、攝像機智能傳感器等方面。隨著CCD的快速發(fā)展和廣泛應用，人們要求能夠快速準確地處理CCD輸出信號。而DSP(數(shù)字信號處理器)是一種具有高速性、實時性且片內資源豐富的處理器。
    本文將以TMS320VC5502 DSP和TLVl572ADC為例介紹一種基于DSP的線陣CCD輸出信號采集系統(tǒng)。

2 系統(tǒng)概述
    本系統(tǒng)主要由線陣CCD、ADC、DSP和PC機等組成。系統(tǒng)工作時，被檢測對象的光信息通過光學成像系統(tǒng)成像于CCD的光敏面上，CCD的光敏像元將其上的光強度轉換成電荷量。在一定時鐘頻率脈沖的驅動下，在CCD的輸出端可以獲得被測對象的視頻信號。在用DSP進行處理之前，必須經(jīng)過A/D轉換為數(shù)字信號，DSP將A/D轉換的結果存入片內的數(shù)據(jù)存儲器以便后續(xù)處理，最后DSP根據(jù)用戶的要求將處理結果上傳給PC機。
    系統(tǒng)的結構如圖l所示。

3 基本硬件組成
3.1 TMS320VC5502
    TMS320VC5502是在C54x系列DSP的基礎上發(fā)展起來的，能夠與C54x系列DSP兼容，但與之相比，則具有更高的性能和更低的功耗。TMS320VC5502屬于定點數(shù)字信號處理器。最高主頻可達300 MHz，最大處理能力高達600 MI/s。TMS320VC5502片內資源豐富，具有32 Kxl6 bit的片內RAM、16 Kxl6 bit的片內ROM、鎖相環(huán)發(fā)生器(PLL)、6個相互獨立編程的DMA控制器、3個多通道緩沖串口(McBSP)、定時器和32位外部存儲器擴展接口(EMIF)等。其中32位的外部存儲器擴展接口可實現(xiàn)與異步存儲器件(SRAM、EPROM)和同步存儲器件(SDRAM、SBRAM)的無縫連接，最大可尋址8 Mxl6 bit的外部存儲空間。
    TMS320VC5502的存儲器配置文件如下：

3.2 TCDl206SUP
    TCDl206SUP是由日本東芝公司生產(chǎn)的一種高靈敏度、低噪聲線陣CCD器件(2 160像元)，具有較高的靈敏度和很低的暗電流噪聲。TCDl206SUP內置驅動器，驅動器的對外接口采用標準的9針(DB9)連接。其中FC為行同步脈沖信號；SP為像元同步脈沖；UO為經(jīng)過放大輸出的視頻信號：AO-A3為積分時間設置端口；+5 V和+12 V為直流電源；GND為地線。本驅動器的地線與DB9連接口的外殼相連。行同步脈沖FC的上升沿對應于CCD有效視頻輸出的開始(通常線陣CCD輸出的前端都包含有若干像元的無效信號)。相鄰兩個FC時間間隔即為實際的積分時間。像元同步脈沖SP的上升沿對應于單個像元的視頻輸出。如果需要對輸出信號進行A/D轉換，則應當在SP的上升沿對輸出信號進行采樣。FC、SP和輸出視頻信號U0的時序關系如圖2所示。

3.3 A/D轉換器TLVl572
    本系統(tǒng)選用的是TI公司的lO位高速串行逐次逼近型A/D轉換器TLVl572。該器件采用5 V單電壓供電，最高采樣速率可達1.25 MS/s，可通過McBSP(Multi-channel Buffered Serial Ports，多通道緩沖串口)與TMS320系列DSP實現(xiàn)無縫連接。
    TLV1572有兩種工作方式，即微處理器工作方式和DSP工作方式。當TLVl572的片選信號CS為高時，器件處于三態(tài)或者節(jié)電狀態(tài)。當CS信號由高變低時，將在CS信號的下降沿檢測幀同步信號FS的輸入狀態(tài)，如果FS為低電平，則器件將進入DSP工作方式；如果FS為高電平，則將進入微處理器工作方式。當TLVl572工作于DSP方式時，通過CS、SCLK、DO、FS四個引腳與DSP的多通道同步緩沖串口(McBSP)相連。其中SCLK為同步時鐘信號，通過接收McBSP的時鐘信號，達到與McBSP的時鐘同步。DO為轉換后的數(shù)字信號輸出。幀同步信號FS可以是從McBSP接收的同步信號，也可以是一個外部同步信號。在完成DSP工作方式的選擇后，TLVl572將在每個SCLK信號的下降沿檢測FS信號的狀態(tài)，若檢測到FS為高電平，則對輸入信號進行采樣與轉換準備就緒。一旦FS信號變低，DO引腳便開始輸出數(shù)據(jù)，在輸出6個0位后，A/D轉換后的數(shù)據(jù)便在SCLK的上升沿輸出，在SCLK的下降沿被DSP鎖存。采樣將在FS信號變低后SCLK信號的第一個下降沿開始，直到第6個0位輸出的下降沿為止。圖3是TLVl572工作于DSP模式時的時序圖。

    TLVl572在最低位數(shù)據(jù)LSB輸出后，將自動進入節(jié)電模式，下一個幀同步信號FS的到來將把它從節(jié)電模式喚醒。TLVl572在幀同步信號FS的下降沿后將用16個SCLK周期完成整個采樣與轉換過程，如果幀同步信號在第16位輸出時到來，則下一個采樣與轉換過程將在下一個時鐘信號SCLK的上升沿開始，這樣就實現(xiàn)了背靠背的連續(xù)轉換。

4 系統(tǒng)工作流程
    整個系統(tǒng)的工作流程分為以下幾個步驟：
    (1)CCD光積分時間控制；
    (2)CCD光信號的采集：其輸出信號進行A/D轉換并傳輸給DSP，DSP保存和處理A/D轉換結果；
    (3)DSP將結果返回給PC機，PC機顯示或保存結果。
4.1 CCD光積分時間控制
    CCD的光積分時間控制信號AO-A3均為標準TTL電平控制，0000～1111分別控制16檔積分時間變換；0000時間最短，1111時間最長。實際驅動時間的長短取決于驅動頻率以及CCD器件的型號。將AO-A3四個端口通過一個74HC573鎖存器與DSP的數(shù)據(jù)線D0-D3相連，并將DSP的地址線A21與空間選擇信號CE3組合后與鎖存器的鎖存使能引腳相連，從而完成對CCD光積分時間的控制。
4.2 CCD信號采集
    將CCD的行同步信號FC接入DSP的通用輸入/輸出引腳GPI03。將CCD的像元同步信號SP反相以后接入TLVl572的幀同步信號引腳FS及DSP的McBSP幀同步輸入引腳，F(xiàn)SR為幀同步信號，控制每一個像元的采樣與轉換。將DSP的XF引腳接TLVl572的CS引腳作為A/D轉換器的選通信號。將TLVl572的串行時鐘輸入SCLK連至DSP McB-SP的時鐘輸出腳CLKX，保證A/D轉換器和McBSP工作在同一時鐘。TLVl572的輸出引腳DO與McBSP的輸入引腳DR相連。
    當程序進入數(shù)據(jù)采集狀態(tài)后，開始檢測DSP的GPI03引腳上的輸入值。若輸入為低電平，不作任何處理；若輸入變?yōu)楦唠娖?，則讓XF引腳輸出低電平，選通A/D轉換器，在第二個SP脈沖上升沿到來時開始數(shù)據(jù)采樣與轉換(SP信號經(jīng)過反相后，相當于A/D的幀同步脈沖FS的下降沿到來)。因為從檢測到GPI03輸入由低電平變?yōu)楦唠娖?，直到XF引腳發(fā)出選通信號將A/D選通要經(jīng)過一定時間的延遲，所以可以保證A/D轉換器TLVl572進入DSP模式，TLVl572將從第二個點開始采樣與轉換。一個像元的轉換輸出數(shù)據(jù)被McBSP接收完畢后，McBSP將發(fā)出一個接收中斷到CPU，CPU響應此中斷后將數(shù)據(jù)從McBSP的緩沖寄存器中讀入內存，然后退出中斷，進行下一個點信號的接收。還需設置一個計數(shù)變量，在每一次中斷后對其進行加1操作，當計數(shù)變量的值達到2 160時，撤銷XF信號，一個完整的對CCD一行的輸出信號的A/D轉換完成。
    其信號采集過程如下：
      

4.3 與PC機通信
    系統(tǒng)選用MAX232實現(xiàn)DSP與PC機之間的數(shù)據(jù)通信。具體的串行通信接口電路如圖4所示。MAX232通過一個DB9連接器與PC機的COM口連接。DSP串行數(shù)據(jù)接收端RXD連接至MAX232的輸出端R1OUT，串行數(shù)據(jù)發(fā)送端TXD連接至MAX232的輸入端T1IN。

5 結束語
    本文提出一種基于DSP的線陣CCD數(shù)據(jù)采集系統(tǒng)設計方案，可靠性好、易于實現(xiàn)，具有一定的通用性。在對DSP進一步擴展鍵盤和液晶顯示器后，該系統(tǒng)可作為一種便攜式儀器的硬件基礎。