自動流控模式
S3C2410的UART0和UART1都可以通過各自的nRTS和nCTS信號來實現(xiàn)自動流控。
在自動流控（AFC）模式下nRTS取決于接收端的狀態(tài)，而nCTS控制了發(fā)送斷的操作。具體地說：只有當nCTS有效時（表明接收方的FIFO已經(jīng)準備就緒來接收資料了），UART才會將FIFO中的資料發(fā)送出去。在UART接收資料之前，只要當接收FIFO有至少2-byte空余的時候，nRTS就會被置為有效。圖5-12是UART自動流控模式的連接方式
圖5-12
中斷/DMA請求產(chǎn)生
S3C2410的每個UART都有7種狀態(tài)，分別是：溢出覆蓋（Overrun）錯誤、奇偶校驗錯誤、幀出錯、斷線錯誤、接收就緒、發(fā)送緩沖空閑、發(fā)送移位器空閑。它們在UART狀態(tài)寄存器 UTRSTATn / UERSTATn 中有相應的標志位。
波特率發(fā)生器
每個UART控制器都有各自的波特率發(fā)生器來產(chǎn)生發(fā)送和接收資料所用的序列時鐘，波特率發(fā)生器的時鐘源可以CPU內(nèi)部的系統(tǒng)時鐘，也可以從CPU的 UCLK 管腳由外部取得時鐘信號，并且可以通過 UCONn 選擇各自的時鐘源。
波特率產(chǎn)生的具體計算方法如下：
當選擇CPU內(nèi)部時鐘時：
UBRDIVn=(int)(PCLK/(bps*16))-1,bps為所需要的波特率值，PCLK為CPU內(nèi)部外設(shè)總線（APB）的工作時鐘。
當需要得到更精確的波特率時，可以選擇由 UCLK 引入的外部時鐘來生成。
UBRDIVn=(int)(UCLK/(bps*16))-1
LoopBack操作模式
S3C2410CPU的UART提供了一種測試模式，也就是這里所說的LoopBack模式。在設(shè)計系統(tǒng)的具體應用時，為了判斷通訊故障是由于外部的數(shù)據(jù)鏈路上的問題，還是CPU內(nèi)驅(qū)動程序或CPU本身的問題，這就需要采用LoopBack模式來進行測試。在LoopBack模式中，資料發(fā)送端TXD在UART內(nèi)部就從邏輯上與接收端RXD連在一起，并可以來驗證資料的收發(fā)是否正常。
UART控制寄存器
下面將針對UART的各個控制寄存器逐一進行講解，以期對UART的操作和設(shè)置能有更進一步的了解。
ULCONn （UARTLine Control Register）見圖5-13
圖5-13
Word Length ：資料位長度
Number of Stop Bit ：停止位數(shù)
Parity Mode ：奇偶校驗位類型
Infra-Red Mode ：UART/紅外模式選擇（當以UART模式工作時，需設(shè)為“0”）
UCONn （UARTControl Register）見圖5-14
Receive Mode ：選擇接收模式。如果是采用DMA模式的話，還需要指定說使用的DMA信道。
Transmit Mode ：同上。
Send Break Signal ：選擇是否在傳1幀資料中途發(fā)送Break信號。
Loopback Mode ：選擇是否將UART置于Loopback測試模式。
Rx Error Status Interrupt Enable ：選擇是否使能當發(fā)生接收異常時，是否產(chǎn)生接收錯誤中斷。
Rx Time Out Enable ：是否使能接收超時中斷。
Rx Interrupt Type ：選擇接收中斷類型。
選擇0：Pulse（脈沖式/邊沿式中斷。非FIFO模式時，一旦接收緩沖區(qū)中有資料，即產(chǎn)生一個中斷；為FIFO模式時，一旦當FIFO中的資料達到一定的觸發(fā)水平后，即產(chǎn)生一個中斷）
選擇1：Level（電平模式中斷。非FIFO模式時，只要接收緩沖區(qū)中有資料，即產(chǎn)生中斷；為FIFO模式時，只要FIFO中的資料達到觸發(fā)水平后，即產(chǎn)生中斷）
Tx Interrupt Type ：類同于Rx Interrupt Type
Clock Selection ：選擇UART波特率發(fā)生器的時鐘源。
圖5-14
UFCONn （UARTFIFO Conrtol Register）見圖5-15FIFO Enable ：FIFO使能選擇。
Rx FIFO Reset ：選擇當復位接收FIFO時是否自動清除FIFO中的內(nèi)容。
Tx FIFO Reset ：選擇當復位發(fā)送FIFO時是否自動清除FIFO中的內(nèi)容。
Rx FIFO Trigger Level ：選擇接收FIFO的觸發(fā)水平。
Tx FIFO Trigger Level ：選擇發(fā)送FIFO的觸發(fā)水平。
圖5-15
UMCONn （UARTModem Control Register）見圖5-16Request to Send ：如果在AFC模式下，該位將由UART控制器自動設(shè)置；否則的話就必須由用戶的軟件來控制。
Auto Flow Control ：選擇是否使能自動流控（AFC）。
圖5-16
UTRSTATn （UARTTX/RX Status Register）見圖5-17Receive buffer data ready :當接收緩沖寄存器從UART接收端口接收到有效資料時將自動置“1”。反之為“0”則表示緩沖器中沒有資料。
Transmit buffer empty ：當發(fā)送緩沖寄存器中為空，自動置“1”；反之表明緩沖器中正有資料等待發(fā)送。
Transmitter empty ：當發(fā)送緩沖器中已經(jīng)沒有有效資料時，自動置“1”；反之表明尚有資料未發(fā)送。
圖5-17
UERSTATn （UARTError Status Register）見圖5-18Overrun Error ：為“1”，表明發(fā)生Overrun錯誤。
Frame Error ：為“1”。表明發(fā)生Frame（幀）錯誤。
圖5-18
UFSTATn?。海║ART FIFO Status Register）見圖5-19Rx FIFO Count :接收FIFO中當前存放的字節(jié)數(shù)。
Tx FIFO Count :發(fā)送FIFO中當前存放的字節(jié)數(shù)。
Rx FIFO Full :為“1“表明接收FIFO已滿。
Tx FIFO Full :為“1“表明發(fā)送FIFO已滿。
圖5-19
Clear to Send ：為“0”表示CTS無效；為“1”表示CTS有效。
Delta CTS ：指示自從上次CPU訪問該位后，nCTS的狀態(tài)有無發(fā)生改變。
為“0”則說明不曾改變；反之表明nCTS信號已經(jīng)變化了。
圖5-20
UTXHn 和 URXHn 分別是UART發(fā)送和接收資料寄存器
這兩個寄存器存放著發(fā)送和接收的資料，當然只有一個字節(jié)８位資料。需要注意的是在發(fā)生溢出錯誤的時候，接收的資料必須要被讀出來，否則會引發(fā)下次溢出錯誤
UBRDIVn ：（UARTBaud Rate Divisor Register）見圖5-21
圖5-21
關(guān)于UART波特率的計算方法，在前面的內(nèi)容中已經(jīng)有詳細的闡述，此處不做多余說明。小結(jié)： 讀寫狀態(tài)寄存器UTRSTAT 以及錯誤狀態(tài)寄存UERSTAT，可以反映芯片目前的讀寫狀態(tài)以及錯誤類型。FIFO 狀態(tài)寄存器UFSTAT 和MODEM 狀態(tài)寄存器UMSTAT，通過前者可以讀出目前FIFO 是否滿以及其中的字節(jié)數(shù)；通過后者可以讀出目前MODEM 的CTS狀態(tài)。
下載文檔
