1.硬件原理

I2C總線是PHLIPS公司推出的一種串行總線，是具備多主機系統(tǒng)所需的包括總線裁決和高低速器件同步功能的高性能串行總線。I2C總線只有兩根雙向信號線。一根是數據線SDA，另一根是時鐘線SCL。

I2C總線通過上拉電阻接正電源。當總線空閑時，兩根線均為高電平。連到總線上的任一器件輸出的低電平，都將使總線的信號變低，即各器件的SDA及SCL都是線“與”關系。

每個接到I2C總線上的器件都有唯一的地址。主機與其它器件間的數據傳送可以是由主機發(fā)送數據到其它器件，這時主機即為發(fā)送器。由總線上接收數據的器件則為接收器。

1.1.數據位的有效性規(guī)定

I2C總線進行數據傳送時，時鐘信號為高電平期間，數據線上的數據必須保持穩(wěn)定，只有在時鐘線上的信號為低電平期間，數據線上的高電平或低電平狀態(tài)才允許變化。

1.2.起始和終止信號

SCL線為高電平期間，SDA線由高電平向低電平的變化表示起始信號；SCL線為高電平期間，SDA線由低電平向高電平的變化表示終止信號。

起始和終止信號都是由主機發(fā)出的，在起始信號產生后，總線就處于被占用的狀態(tài)；在終止信號產生后，總線就處于空閑狀態(tài)。接收器件收到一個完整的數據字節(jié)后，有可能需要完成一些其它工作，如處理內部中斷服務等，可能無法立刻接收下一個字節(jié)，這時接收器件可以將SCL線拉成低電平，從而使主機處于等待狀態(tài)。直到接收器件準備好接收下一個字節(jié)時，再釋放SCL線使之為高電平，從而使數據傳送可以繼續(xù)進行。

1.3.數據傳送

a、主機向從機發(fā)送數據，數據傳送方向在整個傳送過程中不變：

b、主機在第一個字節(jié)后，立即從從機讀數據

c、在傳送過程中，當需要改變傳送方向時，起始信號和從機地址都被重復產生一次，但兩次讀/寫方向位正好反相。

2.芯片手冊

2.1.ATMEL公司的AT24C系列

AT24C01：128字節(jié)（128×8位）；

AT24C02：256字節(jié)（256×8位）；

AT24C04：512字節(jié)（512×8位）AT24C08：1K字節(jié)（1K×8位）；

AT24C16：2K字節(jié)（2K×8位）；

AT24C系列E2PROM芯片地址的固定部分為1010，A2、A1、A0引腳接高、低電平后得到確定的3位編碼。形成的7位編碼即為該器件的地址碼。

2.2.寫入

單片機進行寫操作時，首先發(fā)送該器件的7位地址碼和寫方向位“0”（共8位，即一個字節(jié)），發(fā)送完后釋放SDA線并在SCL線上產生第9個時鐘信號。被選中的存儲器器件在確認是自己的地址后，在SDA線上產生一個應答信號作為相應，單片機收到應答后就可以傳送數據了。

傳送數據時，單片機首先發(fā)送一個字節(jié)的被寫入器件的存儲區(qū)的首地址，收到存儲器器件的應答后，單片機就逐個發(fā)送各數據字節(jié)，但每發(fā)送一個字節(jié)后都要等待應答。

AT24C系列器件片內地址在接收到每一個數據字節(jié)地址后自動加1，在芯片的“一次裝載字節(jié)數”（不同芯片字節(jié)數不同）限度內，只需輸入首地址。裝載字節(jié)數超過芯片的“一次裝載字節(jié)數”時，數據地址將“上卷”，前面的數據將被覆蓋

當要寫入的數據傳送完后，單片機應發(fā)出終止信號以結束寫入操作。寫入n個字節(jié)的數據格式：

2.3.讀出

單片機先發(fā)送該器件的7位地址碼和寫方向位“0”（“偽寫”），發(fā)送完后釋放SDA線并在SCL線上產生第9個時鐘信號。被選中的存儲器器件在確認是自己的地址后，在SDA線上產生一個應答信號作為回應。

然后，再發(fā)一個字節(jié)的要讀出器件的存儲區(qū)的首地址，收到應答后，單片機要重復一次起始信號并發(fā)出器件地址和讀方向位（“1”），收到器件應答后就可以讀出數據字節(jié)，每讀出一個字節(jié)，單片機都要回復應答信號。當最后一個字節(jié)數據讀完后，單片機應返回以“非應答”（高電平），并發(fā)出終止信號以結束讀出操作。

3.mini2440電路圖

由原理圖可以看出，2440只有兩根引腳和EEPROM連接。

4.S3C2440寄存器

IICCON控制寄存器，控制是否發(fā)生ACK信號，設置發(fā)送器時鐘，開啟IIC中斷。

IICSTAT控制/狀態(tài)寄存器，選擇工作模式（從機接收、從機發(fā)生、主機接收、主機發(fā)送），發(fā)出S信號、P信號，使能接收/發(fā)送功能，并標識各種狀態(tài)。

IICADDR從機地址

IICDS發(fā)送/接收寄存器，數據移位。

IICLC行控制寄存器

iic.h

/*******************************************************************

*Copyright(C)，2011-2012，XXX.

*FileName：iic.h

*Author：HuangYinqing

*Version：1.0

*Date:：2012-04-22

*Description：IIC讀寫EEPROM.

*FunctionList：

*History：

******************************************************************/

#ifndef__IIC_H__

#define__IIC_H__

#defineDBG_IIC_LEVEL1

#defineDEV_ADDR0xa0

/*函數聲明*/

voidIICInit(void);

voidIICTest(void);

#endif//__IIC_H__

iic.c

/*******************************************************************

*Copyright(C)，2011-2012，XXX.

*FileName：iic.c

*Author：HuangYinqing

*Version：1.0

*Date:：2012-04-22

*Description：IIC驅動(中斷方式).

*FunctionList：

*History：

******************************************************************/

#include"common.h"

#include"core.h"

#include"iic.h"

unsignedcharpucIICBuffer[32][8];//IIC數據通訊緩存數組

unsignedcharg_bIICFlag=0;//應答標志

/********************************************************************

函數功能：IIC中斷函數。

入口參數：無。

返回：無。

備注：無。

********************************************************************/

staticvoid__irqIICIntHandler(void)

{

rSRCPND=BIT_IIC;//Clearpendingbit

rINTPND=BIT_IIC;

g_bIICFlag=1;

}

/********************************************************************

函數功能：IIC初始化。

入口參數：無。

返回：無。

備注：無。

********************************************************************/

voidIICInit(void)

{

rGPECON&=0x0fffffff;

rGPECON|=0xa0000000;//GPE15:IICSDA,GPE14:IICSCL

rGPEUP|=3<<14;//Pull-updisable

//EnableACK,PrescalerIICCLK=PCLK/16,Enableinterrupt,

//TransmitclockvalueTxclock=IICCLK/16,

//IfPCLK50.7MHz,IICCLK=3.17MHz,TxClock=0.198MHz

rIICCON=(1<<7)|(0<<6)|(1<<5)|(0xf);

rIICSTAT=0x10;//IICbusdataoutputenable(Rx/Tx)

#if0

rIICADD=0x10;//2440slaveaddress=[7:1]

rIICLC=(1<<2)|(1);//Filterenable,15clocksSDAoutputdelayaddedbyjunon

#endif

pISR_IIC=(unsignedint)IICIntHandler;

rINTMSK&=~(BIT_IIC);

}

/********************************************************************

函數功能：AT24c02a寫函數。

入口參數：