一、背景
FS2410 開(kāi)發(fā)板上的 ARM 核心為 ARM920T， ARM920T 代表著什么呢? 其實(shí)
ARM920T = ARM9 core + MMU + Cache，也就是說(shuō) ARM920T 為實(shí)現(xiàn)虛擬內(nèi)存管理提供了硬件
條件，這個(gè)硬件條件就是 MMU -- 內(nèi)存管理單元。前面的實(shí)驗(yàn)我們程序里的地址都是直接對(duì)應(yīng)物理地
址，也就是說(shuō)虛擬地址等同于物理地址，而今借助 MMU 我們可以實(shí)現(xiàn)虛擬內(nèi)存管理，程序里面的地址
不再被直接送到地址總線(xiàn)，而是先通過(guò) MMU，由 MMU 來(lái)實(shí)現(xiàn)虛地址到物理地址的映射。這有什么意義
呢?想象有這么兩個(gè)程序，它們有相同的虛擬地址，但由于運(yùn)行時(shí)其虛地址分別被映射到不同的物理地址
，所以它們各行其道、和平共處，而不會(huì)產(chǎn)生沖突...有了 MMU 的支持我們可以設(shè)計(jì)出高級(jí)的作業(yè)系統(tǒng)。

二、目的
如何啟用 MMU, 并實(shí)現(xiàn)虛擬地址到物理地址映射正是這次實(shí)驗(yàn)的目的。呵呵，你也許已經(jīng)迫不及待...
那現(xiàn)在我們就去探個(gè)究竟!

三、代碼分析
程序的整個(gè)執(zhí)行流程都體現(xiàn)在 start.S 文件里(以前不是 head.s文件嗎? 呵呵，我把以前的代碼進(jìn)
行了重構(gòu)，現(xiàn)在代碼看上去更清析--好的架構(gòu)是很重要的，更便于以后的擴(kuò)充)，start.S里調(diào)用的函數(shù)有的
是在 .c 文件實(shí)現(xiàn)的，必要時(shí)我會(huì)做相應(yīng)解釋。

1 .text
2 .global _start
3 _start:
4 b reset
5 NOP
6 NOP
7 NOP
8 NOP
9 NOP
10 ldr pc, handle_irq_addr
11 NOP
12 handle_irq_addr:
13 .long handle_irq
14 reset:
15 ldr r0, =0x53000000 @ Close Watch-dog Timer
16 mov r1, #0x0
17 str r1, [r0]
18
19 @ init stack
20 ldr sp,=4096
21
22 @ disable all interrupts
23 mov r1, #0x4A000000
24 mov r2, #0xffffffff
25 str r2, [r1, #0x08]
26 ldr r2, =0x7ff
27 str r2, [r1, #0x1c]
28
29 bl memory_setup @ Initialize memory setting
30 bl flash_to_sdram @ Copy code to sdram
31
32 ldr pc, =run_on_sdram
33 run_on_sdram:
34 ldr sp, =0x33000000
35 bl init_mmu_tlb @ setup page table
36 bl init_mmu @ MMU enabled
37
38 msr cpsr_c, #0xd2 @ set the irq mode stack
39 ldr sp, =0x31000000
40 msr cpsr_c, #0xdf @ set the system mode stack
41 ldr sp, =0x32000000
42 bl init_irq
43 msr cpsr_c, #0x5f @ set the system mode open the irq
44
45 ldr sp, =0x33000000 @ Set stack pointer
46 bl main
47 loop:
48 b loop

1) 設(shè)置中斷跳轉(zhuǎn)指令
可以看到程序 4~13 行用來(lái)設(shè)置中斷跳轉(zhuǎn)指令，目前我們只實(shí)現(xiàn)了響應(yīng) IRQ 中斷的代
碼，所以在第 10 行處放了一條 ldr 加載指令，它的意思是當(dāng)發(fā)生 IRQ 中斷時(shí)，把
用于響應(yīng) IRQ 中斷的函數(shù) handle_irq 的地址加載進(jìn) pc 寄存器讓程序跳轉(zhuǎn)那里進(jìn)
行相應(yīng)處理
(2) 關(guān)閉看門(mén)狗，程序第 15~17 行
(3) 初始化堆棧寄存器體現(xiàn)在第 20 行，之所這么做因?yàn)橄旅鏁?huì)調(diào)用一些 C 函數(shù)，而 C函
數(shù)里的變量當(dāng)然要保存在堆棧里了
(4) 暫時(shí)不響應(yīng)所有中斷: 22~27 行
(5) 第 29 行，初始化內(nèi)存(內(nèi)存在這里就是 SDRAM) 慢著...程序不是已經(jīng)運(yùn)行在內(nèi)存里
了嗎? 非也，準(zhǔn)確點(diǎn)說(shuō)是運(yùn)行在 SRAM 里。ARM 啟動(dòng)時(shí)會(huì)將 Nand Flash(相當(dāng)于硬
盤(pán))里前 4K 代碼加載進(jìn) SRAM 里并運(yùn)行之。那程序大于 4K 怎么辦? 呵呵，這正是
下一點(diǎn)要說(shuō)明的
(6) 第 30 行，程序自身到內(nèi)存的般移。我們的程序大于 4K, 只靠 SRAM 的那可憐的 4K
是運(yùn)行不開(kāi)的
(7) 第 32~33 行，跳轉(zhuǎn)到 SDRAM 里執(zhí)行。我們的代碼已經(jīng)搬到內(nèi)存了，64M 的空間夠用
的了
(8) 第 34~36 行，設(shè)置頁(yè)表，啟用 MMU。這是今天的主角。函數(shù)
init_mmu_tlb
init_mmu
定義在 mmu.c 文件里，我們?nèi)タ纯催@個(gè)文件里有些什么?

1 /* init MMU page table*/
2 void init_mmu_tlb() {
3 unsigned long vm_addr, idx;
4 unsigned long *tb_base = (unsigned long *)MMU_TBL_BASE;
5
6 for (vm_addr = MEM_START; vm_addr < MEM_END; vm_addr += PAGE_SIZE) {
7 idx = vm_addr >> 20;
8 /* entry: section base, AP=0b11, domain=0b00,cached,write-through*/
9 *(tb_base + idx) = vm_addr|(0x3<<10)|(0<<5)|(1<<4)|(1<<3)|0x02;
10 }
11
12 /* set IO mapped-memory addr for function register*/
13 for (vm_addr = MEM_IO_MAPPED_START; vm_addr < MEM_IO_MAPPED_END; vm_addr += PAGE_SIZE) {
14 idx = vm_addr >> 20;
15 /* entry: section base, AP=0b11, domain=0b00, NCNB*/
16 *(tb_base + idx) = vm_addr|(0x03<<10)|(0<<5)|(1<<4)|0x02;
17 }
18
19 /*
20 * exception vectors
21 * entry: AP=0b11, domain=0b00, cached, write-through
22 */
23 *(tb_base + 0x00000000) = (0x00000000)|(0x03<<10)|(0<<5)|(1<<4)|(1<<3)|0x02;
24 *(tb_base + (0xffff0000>>20)) = VECTORS_PHY_BASE|(0x03<<10)|(0<<5)|(1<<4)|(0<<3)|0x02;
25 }
26
27 void init_mmu() {
28 unsigned long ttb = (unsigned long)MMU_TBL_BASE;
29 __asm__(
30 "mov r0, #0n"
31
32 /* disable ICache, DCache*/
33 "mcr p15, 0, r0, c7, c7, 0n"
34
35 /* clear wirte buffer*/
36 "mcr p15, 0, r0, c7, c10, 4n"
37
38 /* disable ICache, Dcache, TLBs*/
39 "mcr p15, 0, r0, c8, c7, 0n"
40
41 /* load page table pointer*/
42 "mov r4, %0n"
43 "mcr p15, 0, r4, c2, c0, 0n"
44
45 /*
46 * write domain id (cp15_r13)
47 * domain=0b11, manager mode, no check for permission
48 */
49 "mvn r0, #0n"
50 "mcr p15, 0, r0, c3, c0, 0n"
51
52 /* set control register*/
53 "mrc p15, 0, r0, c1, c0, 0n"
54
55 /* clear out 'unwanted' bits*/
56 "ldr r1, =0x1384n"
57 "bic r0, r0, r1n"
58
59 /*
60 * turn on what we want
61 * base location of exception = 0xffff0000
62 */
63 "orr r0, r0, #0x2000n"
64 /* fault checking enabled*/
65 "orr r0, r0, #0x0002n"
66 #ifdef CONFIG_CPU_DCACHE_ON
67 "orr r0, r0, #0x0004n"
68 #endif
69 #ifndef CONFIG_CPU_ICACHE_ON
70 "orr r0, r0, #0x1000n"
71 #endif
72 /* MMU enabled*/
73 "orr r0, r0, #0x0001n"
74
75 /* write control register*/
76 "mcr p15, 0, r0, c1, c0, 0n"
77 : /* no output*/
78 : "r"(ttb));
79 }