摘要：在高動態(tài)GPS接收機中，由于要對多個通道連續(xù)跟蹤，實時數(shù)據(jù)運算處理最大，因此對微處理器的性能要求較高。除性能外，對功耗和何種也有很高要求。在移動通信領域得到廣泛應用的ARM微處理器具有性能高、體積小、功耗低、低成本的特點，選擇ARM微處理器設計高動態(tài)GPS接收機非常合適。本文較詳細介紹采用Atmel公司的ARM核微控制器AT91R40008設計高調(diào)動態(tài)GPS接收機的過程。

    關鍵詞：GPS 微控制器 相關通信 AT91R40008

作為一種成熟的衛(wèi)星導航系統(tǒng)，GPS（全球定位系統(tǒng)）技術目前已經(jīng)被初步應用在各行各業(yè)中，其應用前景也非常廣闊。

GPS系統(tǒng)由三部分組成：空間部分——各軌道衛(wèi)星；地面部分——運行控制系統(tǒng)；用戶部分——GPS接收機?？臻g和控制部分由美國軍方設計和控制，用戶部分主要是各種型號的GPS接收機。

自從GPS全部建成以后，它將晝夜不停地發(fā)送導航信息，在在地址的任何時間和任何地方實現(xiàn)定位。用戶接收機的功能是接收GPS衛(wèi)星發(fā)送的導航信號，恢復載波信號頻率和衛(wèi)星鐘，解調(diào)出衛(wèi)星星歷、衛(wèi)星鐘校正參數(shù)等數(shù)據(jù)。通過測量本地時鐘與恢復的衛(wèi)星鐘之間的時延來測量偽距并進行修正。采用經(jīng)典導航定位算法或卡爾曼濾波定位算法，由四顆衛(wèi)星定出用戶的位置。

GPS接收機主要由天線/低噪聲前置放大器、GPS接收機變頻和相關通道、微處理器系統(tǒng)組成。系統(tǒng)構成如圖1所示。

其中核心部分是微處理器系統(tǒng)。特別是在高動態(tài)應用中，由于對多通道連續(xù)跟蹤，數(shù)據(jù)運算處理量大，處理器部分往往成為整個接收機性能的瓶頸。因此選擇什么樣的處理器將直接影響到GPS接收機的成本及性能，如運算速度、定位精度、功耗等。本文將探討采用Atmel公司的ARM核微控制器AT91R40008設計高動態(tài)GPS接收機。

1 GPS接收機整體方案設計

1.1 GPS接收機設計原理

GPS接收機由信號接收、信號變頻、信號相關、信號處理和存儲及接口等幾大模塊組成。原理框圖如圖2所示。

如圖2所示，導航信號由天線接收，經(jīng)過低哭聲前置放大，進入射頻前端。射頻前端具有變頻作用，將射頻信號轉換為中頻信號。中頻信號經(jīng)采樣信號采樣、量化后，轉換為數(shù)字中頻信號。數(shù)字中頻信號進入相關通道，經(jīng)過處理后，解譯出導航電文。微處理器接收導航電文數(shù)據(jù)，進行相應處理后給出所需的定位信息或提供特定的應用服務。

本設計中，射頻前前和相關通道部分選用英國Zarlink半地體公司生產(chǎn)的GP2015和GP2021芯片。其中，GP2015是12通道相關器。微處理器采用Atmel公司生產(chǎn)的32位ARM核微控制器AT91R40008。

1．2 ARM核微控制器AT91R40008

AT91微控制器是Atmel公司繼AT89、AT90（AVR）系列單片機后，推出的基于國際領先32位RISC處理器核ARM的高端嵌入式系統(tǒng)芯片。AT91R40008含有256KB的片內(nèi)32位寬SRAM，在66MHz下運行片內(nèi)SRAM可用于影像應用軟件或存儲數(shù)據(jù)，在最小系統(tǒng)功耗下得到最高性能。為了使功耗最小，用戶可在加載內(nèi)部SRAM以后，禁止外部非易失性存儲器。

2 GPS接收機硬件設計

GPS接收機硬件設計原理圖如圖3所示。

所有的本振頻率和數(shù)字鐘信號都是由GP2015內(nèi)的鎖相環(huán)（PLL）產(chǎn)生的。GP2015有一個內(nèi)置的晶體振蕩環(huán)路，只需外置一個晶體振蕩器，這個晶振的穩(wěn)定性對整個接收機有著非常重要的影響。只有溫補晶振才能達到要求，本設計中的晶體振蕩器采用TCXO 4080，它的穩(wěn)定度能達到10 -8。

采用以ARM7TDMI為內(nèi)核的微控制器AT91R40008。AT91R40008含有256KB的片內(nèi)32位SRAM，可用于影像應用軟件或存儲數(shù)據(jù)。考慮到應用軟件的大小及算法復雜度對內(nèi)存的需求，本設計中擴展了一片片外SRAM。該SRAM的容量最高中擴展到1MB，選用Cypress公司生產(chǎn)的CY7C1041，由片選信號NCS1選通，容量為512KB。

圖3

    Flash是快速閃存，存儲由主機通過調(diào)試口或串口下載來的程序代碼。本設計選用AMD公司生產(chǎn)的AM29LV400，這是一個512KB容量的Flash EPROM芯片，由片選信號NCS0選通。

接收機與外部有兩種 通信接口：一種是JTAG接口，連接JTAG仿真器，使用集成開發(fā)環(huán)境配合JTAG仿真器進行開發(fā)調(diào)試、下載用戶程序等，非常方便；另一種是通用串口，共有兩個，一個用于與主機通信 ，一個用于GPS數(shù)據(jù)輸出。

3 GPS接收機軟件設計

GPS接收機是軟硬件結合的電路。相關通道接收變頻器產(chǎn)生二位數(shù)據(jù)流，對其進行解調(diào)、解擴，得到導航電文信息。微處理器對相關通道進行控制，完成對相關通道數(shù)據(jù)的讀取、判斷、運算，對它本身的工作參數(shù)設定等。

GP2021具有12個相關處理通道，每個相關處理通道的電路都相同且各自獨立，最多能同時接收12顆衛(wèi)星的信號。每個相關通道主要由一個載波鎖定環(huán)路和一個C/A碼延時鎖定環(huán)路組成。載波鎖定環(huán)路用來跟蹤衛(wèi)星信號載波頻率和載波相位，使環(huán)路中載波數(shù)控振蕩器產(chǎn)生的本地參考信號頻率與衛(wèi)星信號載波頻率保持相等，且相位差接近于零，達到載波同步。在載波同步的情況下就可以對BPSK信號進行解調(diào)，得到基帶信號。偽碼延時鎖定環(huán)路用來使本地C/A碼的相位，與接收機GPS衛(wèi)星中的C/A碼相位保持同相，以實現(xiàn)對衛(wèi)星信號的解擴和偽距離測量。

應用程序通過寫相關器GP2021相應的豁口而對其進行控制，相關器根據(jù)其控制豁口的內(nèi)容進行相應的解調(diào)、解擴等工作。在每個時鐘取樣信號時刻，測量值鎖定在相應的數(shù)據(jù)寄存器里，同時產(chǎn)生中斷信號。微處理器運行在循環(huán)等狀態(tài)，發(fā)生中斷后，向處理器將讀取相應數(shù)據(jù)寄存器的測量值，然后進行數(shù)據(jù)運算處理處理完畢后，輸出結果，最后返回到循環(huán)等待狀態(tài)，等待下一次中斷。中斷處理程序流程圖如圖4所示。

結語

按此設計制成的高動態(tài)GPS接收機經(jīng)過試驗檢驗，完全消除了以往微處理器的瓶頸效應。在66MHz下運行時，可以達到55.4MIPS的性能，完全滿足系統(tǒng)運行奈。最突出的特點是體積小、功耗低。微控制器AT91R40008的封裝尺寸僅為16mm×16mm，最大功耗（在從內(nèi)部SRAM取指令運行時）為0.73mW/MHz（在25℃測得），在66MHz下運行時功耗僅為55mW。這在高動態(tài)GPS接收機的實際應用中非常有意義。