1. 引言
近年來，隨著無線通信技術，微電子技術的發(fā)展，非接觸式IC卡（射頻卡）技術蓬勃發(fā)展，并在眾多領域里得到了迅速的普及和推廣，如公交自動售票系統(tǒng)、居民身份證卡、電話卡、銀行卡等。無源供電技術是射頻卡的關鍵技術之一，目前主要是通過電磁感應原理和集成穩(wěn)壓電路來解決的。當射頻卡進入閱讀器磁場時，通過電磁感應從磁場中獲得能量，即在卡的線圈兩端感應出交流電流，經(jīng)過整流穩(wěn)壓后可得到直流電壓。本文討論一種采用0.35um CMOS工藝專為射頻卡設計的自反饋開關式穩(wěn)壓電路。
2. 穩(wěn)壓電路的結構設計和工作原理
集成穩(wěn)壓電路也稱集成電壓調(diào)整器，當輸入電壓或輸出電流在一定范圍內(nèi)變化時，其輸出電壓保持不變。它已被廣泛應用于各種電子設備中，以取代分立器件組裝的穩(wěn)壓電源。
2.1 電路結構設計
該集成穩(wěn)壓電路主要包括以下幾個部分：基準源電路，電壓調(diào)節(jié)電路和電源開關電路。
基準源電路由二級CMOS差分放大電路和晶體管電路構成的能隙基準源組成。其結構如圖1。


有源電阻P0和多晶電阻R7組成偏置電路，為電路提供偏置電流。二級差分放大器的兩個輸入連接在Q1端和Q2端，由基準源原理可知只有放大電路的輸入失調(diào)電壓很小，并且不受溫度的影響時，基準源的輸出才可以保持好的性能。根據(jù)放大器的作用和能隙基準源原理可得：
I1R6=I2R4 （1）
由（1）式可知電路中放大器的輸入失調(diào)電壓接近為零。故穩(wěn)定后REF點的電壓值為下式：
VREF=VQ1+VR6=VQ1+R6I1= VQ1+R4I2 （2）
因PNP晶體管的基極和集電極相連，故VQ1值相當于晶體管中BE結二極管的正向壓降VBE 值，VBE一般為0.6~0.8V。
晶體管中BE結二極管的溫度系數(shù)為負，而電阻的溫度系數(shù)為正，在（2）式中VQ1和VR6隨溫度的變化可以相互補償，故該基準源的輸出VREF對溫度變化不敏感。
電壓調(diào)節(jié)電路是穩(wěn)壓電路中的核心部分，包括兩個一級CMOS差分放大電路COMP和電壓調(diào)節(jié)及反饋電路，如圖2。

 
兩個差分放大器的輸入由分壓電阻得到，比較放大后經(jīng)反饋調(diào)節(jié)和限流保護電路得到MA1和MB1以來控制電源開關電路中開關管的開啟和截止。
電源開關電路由儲能電容，NMOS管構成的整流器及開關電路組成，如圖3。P1，P2直接連到線圈L0的兩端，通過電磁耦合在P1，P2上感應出交流電，經(jīng)整流后在儲能電容C0端產(chǎn)生直流電壓VDD。調(diào)壓電容C5在N2管導通后構成放電回路使P1，P2上的電流開始對C5充電而停止對C0充電，使C0兩端電壓保持穩(wěn)定，即為負載電路提供穩(wěn)定的電源電壓。


2.2 工作原理：
射頻卡進入閱讀器的磁場時，經(jīng)線圈電磁耦合后在P1，P2上產(chǎn)生交流感應電流，通過整流器轉(zhuǎn)換成直流電流，同時對儲能電容C0和電壓調(diào)節(jié)電容C5進行充電。C5電容很小，通過整流器的電流瞬間可將其充滿，由于N2管截止在C5兩邊沒有放電回路，故P1，P2上的電流將只對電容C0充電，C0兩端產(chǎn)生電源電壓VDD，VDD隨著電容充電過程而不斷升高。整流器中有源電阻和二極管的作用使得P1，P2兩端的電壓幅值上升，導致a點的電位也隨之上升；同時，電壓采樣電路的輸出也隨著VDD的升高而升高。當VDD電壓值達到V0時（見圖4），采樣輸出電壓都大于基準電壓VREF，此時電壓調(diào)節(jié)電路中輸出MA1，MB1的電壓值能夠使N1，N2這兩個管子先后開啟。因N2管源端接地，N2管導通后a上的電壓開始降低，使得P1，P2再次對C5進行充電。由于N2管一直處于導通狀態(tài)，故C5也同時開始放電，此后C5和N2管一直處于一邊充電一邊放電的狀態(tài)，且a點電壓在一定的范圍內(nèi)振蕩。C5的充放電通過反饋使得P1、P2上電壓峰值保持在一定的電位上，也不再對電容C0繼續(xù)充電，故C0兩端的電壓差保持穩(wěn)定。此時得到的VDD就是我們所需要的工作電壓。射頻卡正常工作時由于負載電路的消耗，儲能電容C0上的電壓會隨之下降，當VDD值小于V0值時N2管將截止，C5電容沒放電回路，P1，P2對C5充電充滿后，將對C0繼續(xù)充電使C0兩端的壓差增大，即VDD上升。這樣電路中就形成了一個自反饋的穩(wěn)壓電源。
3. 模擬結果
在射頻卡正常工作環(huán)境中，卡和閱讀器的耦合系數(shù)很小一般為0.1~0.35左右，閱讀器信號電壓一般為12V。仿真驗證中，加12V、13.56MHz的測試激勵以在電感L0上得到感應電流。采用0.35um的SPICE模型，耦合系數(shù)設為0.25，得到VDD穩(wěn)定電壓為3.35V，Hspice仿真結果見圖4：


4. 結論
通過上述的設計和仿真分析，可知此穩(wěn)壓電路可在短時間內(nèi)獲得穩(wěn)定電壓，并可自動調(diào)整；多目標流片測試結果基本與仿真結果一致亦達到設計要求，故具有較好的實用性和參考價值