隨著信息技術的高速發(fā)展，網(wǎng)絡通信顯得越發(fā)重要，以太網(wǎng)成為了各種控制系統(tǒng)接口互聯(lián)的主要媒介。在金融機構、軍事應用等特殊應用場合對網(wǎng)絡系統(tǒng)的穩(wěn)定性要求非常高，為了提高系統(tǒng)的可靠性和抗毀性，采用雙冗余的設計方式。雙冗余網(wǎng)絡實現(xiàn)是以故障檢測為基礎，通過軟件檢查、交換機及網(wǎng)絡節(jié)點的網(wǎng)卡協(xié)同處理。冗余網(wǎng)絡的構建方式通常是在每個網(wǎng)絡節(jié)點采用雙網(wǎng)卡，中間用2個HUB或交換機相連。這樣當某個節(jié)點的一塊網(wǎng)卡、網(wǎng)線或者HUB出現(xiàn)故障時，系統(tǒng)會啟用另一塊冗余網(wǎng)卡使得系統(tǒng)仍能夠正常運行。本文提出了兩種基于BF537的冗余網(wǎng)絡構建方案。

　　1 BF537的結(jié)構特點

　　BF537是Blackfin家族的升級產(chǎn)品，其在標準Blackfin內(nèi)核的基礎上擁有豐富接口，并在內(nèi)部集成有以太網(wǎng)MAC控制器。Blackfin內(nèi)核包含2個乘/累加器(MAC)，2個40位的ALU，4個視頻專用8位ALU和1個40位移位器。運算單元處理來自寄存器組的8、16或32位數(shù)據(jù)。每個MAC每周期可完成一個16位×16位的乘法運算，并把結(jié)果累加到40位的累加器中，提供8位的精度擴展。ALU單元執(zhí)行標準的算術和邏輯運算，由于2個ALU具備對16或32位數(shù)據(jù)操作的能力，因此運算單元具備的靈活性可以滿足各種應用中信號處理的要求。每個32位的輸入寄存器可以作為2個16位的寄存器，因此每個ALU可以完成非常靈活的單16位算術運算。通過把寄存器當作2個16位的操作數(shù)使用，雙16位或單32位操作可以在一個周期中完成。更好地利用第2個ALU，4個16位操作可以簡單地完成，加速了每個周期的吞吐量。強大的40位移位器功能豐富，可以對數(shù)據(jù)進行移位、循環(huán)移位、歸一化、提取和存儲等操作。運算單元所使用的數(shù)據(jù)來自具有16個16位操作數(shù)或8個32位操作數(shù)的寄存器組。

　　同時BF537把存儲器視為統(tǒng)一的4 GB的地址空間，使用32位地址并采用分級的存儲器結(jié)構。Level 1(L1)存儲器一般以全速運行，沒有或只有很少延遲。Level 2(L2)/Level 3(L3)分布在片內(nèi)或片外，對其訪問會耗費多個處理器周期。在L1級，指令存儲器只存放指令，2個數(shù)據(jù)存儲器存放數(shù)據(jù)，1個專用的臨時數(shù)據(jù)存儲器存放堆棧和局部變量信息。在L2/L3級可以存放指令和數(shù)據(jù)。

　　2 雙冗余以太網(wǎng)構建方案

　　以太網(wǎng)接口電路主要由MAC控制器和物理層接口(PHY)兩大部分構成，這里從是否具備獨立的MAC控制器出發(fā)提出了2種不同的構建雙冗余以太網(wǎng)的方案。

　　2.1 基于獨立MAC控制器的設計方案(方案1)

　　BF537內(nèi)部集成了一個支持IEEE802.3 MAC控制層協(xié)議的MAC控制器，只需要在外部外接一個以太網(wǎng)接口器件，便可以形成一個完整的以太網(wǎng)通道。因此選擇了SMSC公司的LAN8187，它提供了標準的MII總線接口，方便地與BF537相連接，連接方式如圖1所示。在MII總線上進行數(shù)據(jù)的收發(fā)，MDC和MDIO則用來完成對接口芯片LAN8187寄存器的讀寫。以下稱由BF537的MAC控制器與物理層接口芯片LAN8187構成的以太網(wǎng)通道為主網(wǎng)絡通道。

　　如果要求雙冗余網(wǎng)絡通道擁有獨立的MAC控制器，則需要在BF537外部擴展一個以太網(wǎng)控制器，如圖1所示，選擇同樣來自于SMSC公司的LAN91C111，通過BF537的外部總線與之相連。選擇LAN91C111的16位總線工作方式使其A0～A15與BF537的地址總線相連，D0～D15與BF537的數(shù)據(jù)總線相連，并由BF537的AMS信號控制LAN9lClll的片選，外部PF引腳來響應來自LAN91C111的中斷請求。

　　2.2 基于共用MAC控制器的設計方案(方案2)

　　從應用角度分析，即使系統(tǒng)擁有獨立的MAC控制器，在實際應用中也要求2個MAC控制器擁有相同的物理地址，因為若MAC地址不同，冗余切換將引起協(xié)議層中ARP綁定表的變化，重新映射ARP表中物理地址和IP地址之間的關系將增加冗余切換的時間，影響到網(wǎng)絡通信的實時性。

　　因此提出一套MAC控制器，2個以太網(wǎng)接口芯片的設計方案。該設計方案通過1片CPLD將BF537的MII總線分別轉(zhuǎn)接到2片IAN8187上，并由BF537來控制轉(zhuǎn)接的時機。這樣形成了2個以太網(wǎng)通信通道，大大簡化了設計，提高了冗余切換的實時性。該設計方案如圖2所示。

　　3 冗余切換軟件設計

　　3.1 網(wǎng)絡狀態(tài)監(jiān)測

　　冗余切換的實現(xiàn)首先在于對網(wǎng)絡進行實時在線監(jiān)測，其檢測的方法是基于LAN8187的寄存器，表1為IAN8187寄存器的定義。

　　
表l中，Basic Control Register為基本控制寄存器，通過配置其各位，完成芯片軟復位、10 M/100 M選擇、全雙工/半雙工選擇、LookBack模式選擇、自協(xié)商等功能。Basic StatusRegister為基本狀態(tài)寄存器，對其查詢可以得到自協(xié)商結(jié)果、網(wǎng)絡物理連接狀態(tài)等網(wǎng)絡基本狀態(tài)。PHY Identifierl/PHYIdentifier 2寄存器標識了芯片的Chip ID。因此，對網(wǎng)絡狀態(tài)的實時監(jiān)測實際上就是實時讀取Basic Status Register，并對結(jié)果作出判斷。

　　3.2 程序設計

　　可以通過操作BF537的寄存器EMAC_STAADD完成其對LAN8187寄存器的讀寫。對LAN8187寄存器讀寫的函數(shù)定義為：

　　u16 RdPHYReg(u16 PHYAddr，u16 RegAddr);

　　void WrPHYReg(u16 PHYAddr，u16 RegAddr，u32 Data);

　　其中PHYAddr為芯片的物理地址，RegAddr為寄存器地址。

　　對Basic Status Register的監(jiān)測采用輪詢的機制，即設定一個信號量Link_status，其周期為2 ms，因此每隔2 msEther moniter線程被觸發(fā)一次。在Ether_moniter中通過調(diào)用RdPHYReg()函數(shù)，讀取Basic Status Register的值，并判斷Link位。Ether_moniter線程流程如圖3所示。

　　對于設計方案1來講，當檢測到需要進行網(wǎng)絡切換時，需要停用當前網(wǎng)卡初始化備用網(wǎng)絡LAN91C111并設定相同的IP地址以及MAC地址。對于方案2，則只需要通知CPLD將通道切換至備用的LAN8187接口。

　　4 冗余切換測試

　　用Visual C++6.0開發(fā)的簡單的上位機測試程序，每隔1ms發(fā)送一個UDP數(shù)據(jù)報，并給每個數(shù)據(jù)報編寫不同的序號。在BF537中編寫程序不斷接收上位機發(fā)來的數(shù)據(jù)報，然后制造網(wǎng)絡通信故障，本文構建的冗余網(wǎng)絡將會自動切換到備用通道繼續(xù)接收上位機的數(shù)據(jù)報，最后通過檢測接收到數(shù)據(jù)報的序號來確定冗余切換所消耗的時間。分別對兩種方案所構建的冗余網(wǎng)絡的切換進行測試，結(jié)果如表2所示。

　　從實驗結(jié)果可以看出方案2具有快速切換的優(yōu)點，丟包率低;方案l平均丟包數(shù)遠遠大于方案2，并且切換時間長。

　　5 結(jié)束語

　　本文提出了兩種基于BF537構建雙冗余以太網(wǎng)的方案，分別論述了其原理、器件選擇、連接方法，并做出軟件設計。最后經(jīng)過測試，方案2的切換效果和時間非常理想，最終在實際項目中得到了應用。