摘要：光纖通信系統(tǒng)中引進OFDM技術(shù)給O-OFDM系統(tǒng)帶來對同步、高峰均比等敏感問題。疊加訓練序列技術(shù)時IM／DDO-OFDM系統(tǒng)幀同步算法研究，設(shè)計了FPGA的算法實現(xiàn)結(jié)構(gòu)，聯(lián)合Matlab，Modelsim等仿真工具驗證算法開發(fā)的有效性。實驗結(jié)果表明，疊加的訓練序列對數(shù)據(jù)影響較小，與傳統(tǒng)方法相比，具有更高的同步正確率，易于實現(xiàn)，有較強的工程應(yīng)用前景。
關(guān)鍵詞：疊加訓練序列技術(shù)；OFDM；幀同步；Modelsim

0 引言
    正交頻分復用技術(shù)OFDM是一種特殊的多載波傳輸方式，具有抗多徑能力強、頻譜利用率高、適合高速數(shù)據(jù)傳輸?shù)葍?yōu)點，因此已被廣泛地應(yīng)用于最新的無線通信系統(tǒng)中。本文設(shè)計基于疊加訓練序列的多模光纖IM／DDO-OFDM系統(tǒng)幀同步算法。QuartusⅡ軟件仿真平臺和Verilog HDL硬件描述語言進行訓練序列的產(chǎn)生、訓練序列與數(shù)據(jù)符號的疊加運算，以及進行幀同步算法實現(xiàn)。其Modelsim仿真實現(xiàn)幀同步結(jié)果與Matlab仿真實現(xiàn)的結(jié)果一致，為實際的工程設(shè)計提供了可靠的依據(jù)。

1 系統(tǒng)模型
    為了滿足系統(tǒng)傳輸實信號的要求，將二進制數(shù)據(jù)流經(jīng)過星座圖映射(如：M-QAM或QPSK)后進行厄米特共軛對稱(Hermitian Symmetry，HS)變換，使得經(jīng)過快速傅里葉逆變換(Inverse Fast Fourier Transform，IFFT)后得到雙極性實信號。疊加訓練序列IM／DDO-OFDM系統(tǒng)模型如圖1所示。

2 疊加訓練序列設(shè)計及幀同步方法
    一個數(shù)據(jù)幀可以包含多個OFDM符號，實現(xiàn)幀同步主要是為了確定接收端數(shù)據(jù)幀的起始位置。通過把已知的訓練序列疊加在一個完成OFDM符號上，包含兩個O-OFDM數(shù)據(jù)符號的系統(tǒng)幀結(jié)構(gòu)如圖2所示。

    假設(shè)所要設(shè)計的訓練序列長度為N，根據(jù)以下步驟可以構(gòu)造出單極性實訓練序列。
    步驟1：設(shè)計一個自相關(guān)性良好的序列A，長度為L，且L<<N，N=mL；
    步驟2：將序列A進行長度為L點的IFFT后，得序列為B；
    步驟3：取長度為L的序列B的實部或者虛部作為序列C；
    步驟4：將雙極性序列C變成單極性序列D(將小于0的信號置0)；
    步驟5：將D進行簡單的重復m／2次，形成序列E，即：EN／2=[D D…D]；
    步驟6：將序列E進行鏡像變換得到鏡像序列F；
    步驟7：將原序列E和鏡像序列F構(gòu)成長度為N的訓練序列T，即：EN=[EN／2 FN／2]。
    根據(jù)上述7個步驟所設(shè)計出的訓練序列EN前后兩部分均具有周期性，采取同時采用了鏡像特性進行構(gòu)造，這使得后續(xù)設(shè)計的幀同步算法可以降低計算復雜度，而且在同步性能上也更具優(yōu)勢。
    將所設(shè)計好的訓練序列線性疊加在一個完整的O-OFDM符號上，并對訓練序列和被疊加的O-OFDM符號進行功率分配，其中訓練序列分配弱能量。接收端，通過本地弱能量序列與處理后的接收信號進行互相關(guān)獲取幀同步。
    經(jīng)疊加后的幀信號經(jīng)過多模光纖信道后，接收端的模數(shù)轉(zhuǎn)換后的信號r(n)可以表示為：
   
    式中：“”表示循環(huán)卷積；h(n)表示多模光纖信道脈沖響應(yīng)；w(n)表示電域高斯白噪聲；s(n)表示發(fā)送數(shù)據(jù)；t(n)為訓練序列，且訓練序列結(jié)構(gòu)上滿足上述EN鏡像對稱性，β表示功率能量分配因子，和分別表示訓練序列和發(fā)射數(shù)據(jù)的功率。
    在式(1)中，訓練序列分配的能量非常弱，為了使同步時刻的能量能夠足夠大，而不受其他旁瓣干擾，先對接收信號r(n)進行處理。截取長度為N的接收信號，利用式(2)進行變換得到新的接收信號z(n)。
    z(n)=r(n)+r(N-n+1)        (2)
    變換后得到的新序列z(n)具有原序列兩倍的能量，與本地訓練序列F進行互相關(guān)，來獲取同步。幀同步函數(shù)可以表示為：
   
    式中：d為整數(shù)，表示接收信號序列與本地序列之間的相對滑動位置，N／2為相關(guān)長度。采用的訓練序列具有良好的自相關(guān)性和弱互相關(guān)性，當d滑動到同步位置時刻，幀同步函數(shù)Cor(n，d)達到最大值，其余時刻為幅度較小的隨機信號。
    為了降低接收機同步設(shè)計的復雜度，采用預(yù)設(shè)門檻值T，當檢測器的輸出Cor(n，d)滿足式(4)，P(n)表示接收信號的功率，則此刻的d達到幀同步位置。  
    |Cor(n，d)|2>T·P(n)         (4)

3 算法性能Matlab仿真分析
    仿真參數(shù)主要包括：發(fā)送數(shù)據(jù)比特流為10 Gb／s，調(diào)制方式為16-QAM，系統(tǒng)子載波數(shù)為256，光纖鏈路部分采用1 310 nm的多模光纖，衰減常數(shù)α=0．2 dB／km，考慮色散效應(yīng)，取值為17 ps／(nm·km)，PIN光電檢測器的靈敏度設(shè)定為1 A／W，暗電流為10 nA。以下的仿真結(jié)果基于10 000次蒙特卡羅仿真。
3．1 功率分配因子與BER性能
    通過不同信噪比下的系統(tǒng)BER性能及不同功率分配因子下的算法同步正確率仿真綜合得出最佳功率分配因子，仿真結(jié)果如圖3，圖4所示。

    從圖3，圖4可以看出，當功率分配因子逐漸增大時，意味著疊加在數(shù)據(jù)OFDM符號上的能量越來越大，使得目標函數(shù)的能量值越大。但系統(tǒng)的BER性能變得越來越差，相反算法的同步性能變得越來越好。權(quán)衡兩者性能，選擇最佳功率分配因子β=0．05，后續(xù)將以此功率分配因子為基礎(chǔ)進行仿真。需要說明的是，仿真系統(tǒng)BER性能的時候，將疊加訓練序列作為干擾信息，沒有進行信道估計，因此圖3中不會出現(xiàn)極值現(xiàn)象。
3．2 同步性能仿真比較
    圖5中給出了色散系數(shù)分別為17 ps／(nm·km)和34 ps／(nm·km)下不同傳輸距離的算法同步性能仿真。D表示色散系數(shù)，L表示傳輸距離。可以看出，相同色散下，傳輸距離越長，光能量損耗越大，使得算法同步性能變差；同時相同傳輸距離下，不同色散系數(shù)對算法的同步性能也將產(chǎn)生影響，色散系數(shù)越大，使得同步性能變差。由此可以判斷在光OFDM系統(tǒng)中，光纖的色散和傳輸距離會影響算法的同步性能。

    為了更加突出幀同步算法性能的優(yōu)越性，圖6將通過仿真驗證算法的均方誤差(Mean Square Error，MSE)性能?？梢钥闯?，算法隨著信噪比的增大，趨近于穩(wěn)定，收斂性較快。在信噪比大于-2 dB的情況下，算法性能穩(wěn)定。

    構(gòu)造的訓練序列具有良好的自相關(guān)性能，同時對于接收信號進行簡單的移位截取鏡像疊加處理，把長序列相關(guān)轉(zhuǎn)換為短序列相關(guān)，降低了計算量，減少硬件資源的消耗。文獻中采用長度為512的m序列，算法2采用了兩次循環(huán)嵌套的累積求和方法，算法3利用求平均的方式，而本文采用長度為256的序列，將截取長度為512的接收信號進行鏡像疊加處理，把長序列的乘積轉(zhuǎn)化為短序列的乘積，降低了使用乘法器的次數(shù)，同時采用的訓練序列比文獻中的要短。因此，本文的同步算法在計算復雜度上比文獻中的算法2和算法3更具優(yōu)勢。

4 幀同步算法的FPGA仿真實現(xiàn)
4．1 訓練序列產(chǎn)生
    訓練序列產(chǎn)生(Training Sequence Generator，TSG)模塊的硬件實現(xiàn)結(jié)構(gòu)如圖7所示。TSG采用頻率為20 MHz時鐘進行基帶處理。從微處理器送出的控制信號ACK用來啟動TSG模塊的工作。與IM／DDO-OFDM符號長度N(N=64)保持一致，ACK信號持續(xù)拉高1 025個時鐘，一共持續(xù)完成64個周期的訓練序列輸出，每個周期內(nèi)有16個時域樣值。其中，TSG模塊輸出數(shù)據(jù)采用8位帶符號的二進制表示，后8個周期TSG模塊輸出數(shù)據(jù)與前8個周期輸出的數(shù)據(jù)具有鏡像對稱關(guān)系。

    經(jīng)過綜合、布局、布線后仿真，得出TSG工程文件的Modelsim仿真如圖8所示。

    每個TSG周期的16個時域樣值存儲在FPGA片內(nèi)的ROM中。其中高8位為訓練序列樣值的實部，低8位為訓練序列樣值的虛部。由圖8可知，當ACK信號為高時，Count16開始計數(shù)1 025個時鐘，產(chǎn)生的地址信號控制ROM將存儲的16個時域訓練序列采樣值讀取，先重復m／2(m=8)個周期，形成訓練序列的前半部分，再重復8個周期，形成訓練序列的后半部分，最后組合成所需要的疊加訓練序列。從輸出部分可以看出，TSG_SY信號與TSG模塊輸出的訓練序列實部和虛部樣值保持同步。
4．2 訓練序列疊加方式的FPGA實現(xiàn)
    根據(jù)圖1疊加訓練序列IM／DDO-OFDM系統(tǒng)模型利用FPGA設(shè)計實現(xiàn)訓練序列與光數(shù)據(jù)OFDM符號的疊加。在保持發(fā)射功率不變，分別對訓練序列和光數(shù)據(jù)OFDM符號進行了功率分配。訓練序列疊加(TSSP)模塊主要端口說明：TSSP_CLK：工作時鐘，頻率為20 MHz；OOFDM_DIN：被疊加的光OFDM符號數(shù)據(jù)幀；TSG_DIN：訓練序列實部或者虛部；POWER_CT：疊加功率分配控制，保持發(fā)射機功率不變；TSSP_ACK：高電平有效，控制OOFDM_DIN和TSG_DIN的輸入；TSSP_DOUT：TSSP模塊輸出信號；TSSP_INDEX：疊加信號輸出的坐標序號；TSSP_RDY：TSSP輸出有效，與OOF DM_DIN信號同步。
    經(jīng)過綜合、布局、布線后仿真，得出TSSP工程文件Modelsim仿真如圖9所示，局部放大結(jié)果見圖10。

    從圖9，圖10可以看出，未疊加前，信號輸出端TSSP_DOUT輸出的是光OFDM符號數(shù)據(jù)，TSSP_RDY信號持續(xù)低電平；信號疊加時，TSSP_RDY信號持續(xù)高電平，信號輸出端TSSP_DOUT輸出的是經(jīng)過功率控制后的疊加信號；疊加操作完成后，TSSP_RDY信號被拉低，信號輸出端TSSP_DO UT輸出的是光OFDM符號數(shù)據(jù)。疊加輸出的信號TSSP_DOUT與輸入的信號OOFDM_DIN和TSG_DIN持續(xù)的周期一致，且保持8個數(shù)據(jù)位長度。在輸出部分，TSSP_INDEX輸出訓練序列與O-OFDM符號疊加后的數(shù)據(jù)坐標序號。

4．3 幀同步仿真實現(xiàn)及性能分析
    幀同步模塊的外部接主要端口說明：INEN同步的輸入數(shù)據(jù)有效信號，與數(shù)據(jù)同步；BITINREC：處理后的接收信號；BITINTSG：本地訓練序列；CORRLETAIONSUM：幀同步輸出數(shù)據(jù)；INDEX：幀同步輸出數(shù)據(jù)的坐標序號；OUTEN：幀同步后輸出數(shù)據(jù)有效信號。
    Modelsim仿真軟件得到仿真結(jié)果如圖11所示。CORRLETAIONSUM為接收信號經(jīng)過處理得到的BITINREC與本地訓練序列BITINTSG進行互相關(guān)運算的累加和，DOUTEN為幀同步后(即相關(guān)運算累加和值大于預(yù)設(shè)門限值)，同步拉高。圖12為幀同步歸一化Matlab仿真圖。從圖11中可以看出，輸出信號CORRLETAIONSUM與圖12中的相關(guān)峰值歸一化結(jié)果基本一致，驗證了幀同步算法在FPGA上實現(xiàn)的可能。判斷依據(jù)是在圖11中有個DOUTEN信號和INDEX信號，其中DOUTEN信號表示的搜索到最大值時刻進行同步信號拉高處理，INDEX信號為幀同步相關(guān)后的坐標序號輸出值。在DOUTEN信號輸出電平拉高的時候，剛好INDEX信號的值為153，而相同參數(shù)下Matlab仿真的波形輸出最大值的坐標也為153，當這兩個值相等的時候，可以判斷兩個仿真波形輸出是一致的。

5 結(jié)語
    本文設(shè)計的重點和難點是疊加訓練序列設(shè)計、FPGA平臺的構(gòu)建，研究了疊加訓練序列光OFDM幀同步算法。并詳細闡述了各模塊的具體FPGA實現(xiàn)方法，提高了同步的精度。最終通過Matlab和Modelsim完成了目標算法的工程實現(xiàn)。驗證了幀同步算法在FPGA上實現(xiàn)的可能，將逐步被應(yīng)用于各種工程中。