DDS是一種應(yīng)用數(shù)字技術(shù)產(chǎn)生信號波形的方法，主要組成：相位累加器、波形存儲器、D／A轉(zhuǎn)換器和低通濾波器?；竟ぷ髟硎牵涸趨⒖紩r鐘信號的控制下，通過由頻率控制字K控制的相位累加器輸出相位碼，將存儲于波形存儲器中的波形量化采樣數(shù)據(jù)值按一定的規(guī)律讀出，經(jīng)D／A轉(zhuǎn)換和低通濾波后輸出波形。

DDS信號發(fā)生部分掃頻范圍100 Hz～100 kHz，頻率步進10 Hz。用戶可以通過按鍵選擇定點測量或特定頻率段掃頻測量，并能通過LCD顯示預(yù)置頻率、電機試驗網(wǎng)絡(luò)前后信號幅值、相位差及其極性，還可在示波器上顯示幅頻特性和相頻特性曲線。此外，可以方便地實現(xiàn)定點測量及特定頻率段測量，能夠很好地幫助理解頻率特性，且其可擴展性好，設(shè)計出來的產(chǎn)品體積小，易攜帶，適合教學(xué)等領(lǐng)域的應(yīng)用。
設(shè)參考頻率源頻率為fclk，采用計數(shù)容量為2N的相位累加器(N為相位累加器的位數(shù))，頻率控制字為M，則DDS系統(tǒng)輸出信號的頻率為fout=fclk／2N×M，頻率分辨率為△f=fclk／2N。若選取晶振頻率為40 MHz，頻率控制字為24位，相位累加器的位數(shù)為31位，
此模塊采用多周期同步計數(shù)法。對輸入信號周期進行填充式脈沖計數(shù)，具體做法為：利用D觸發(fā)器產(chǎn)生一個寬度為整數(shù)個被測信號周期的同步閘門信號，將同步閘門信號和時鐘脈沖信號相與后送入計數(shù)器1進行記數(shù)，計數(shù)值為N1；將同步閘門信號、鑒相脈沖和時鐘脈沖三者相與后送入記數(shù)器2進行記數(shù)，計數(shù)值為N2，相位差為φx=(N2／N1)×180。這樣可使量化誤差大大減小，測量精度得到提高，
閘門的設(shè)置、脈沖間的運算、計數(shù)等問題在FPGA內(nèi)部實現(xiàn)可增加系統(tǒng)的靈活性和測量精確度，并可減輕硬件方面的工作量。
幅頻特性和相頻特性綜合稱為頻率特性。測量頻率的方法有點頻法和掃頻法。傳統(tǒng)的模擬式掃頻儀價格昂貴、體積龐大，不能直接得