Etron（鈺創(chuàng)）公司負責成像和存儲產品開發(fā)的副總裁兼首席科學家Richard Crisp表示，該公司的DRAM代表了與JEDEC（聯(lián)合電子設備工程會）路線圖上的傳統(tǒng)架構的一個分歧，即應用程序不需要不斷增長的密度、高速pin碼或最新DDR4的所有可用帶寬，最新DDR4的最低容量為4GB。他說:“有很多應用程序使用的內存遠遠少于1千兆比特。人們對擁有合適大小、易于使用的內存很感興趣?！?/p>

Crisp表示，這就對Etron的推動，它希望提供足夠的DRAM來滿足應用程序的需求，同時減少典型的DDR類型內存的引腳數(shù)。隨著該公司沿著開發(fā)小型內存的道路前進，全世界都對人工智能(AI)產生了興趣?！拔覀儺敃r并沒有真正考慮過人工智能，但它確實發(fā)生了，我們找到了一個有趣的解決方案?！?/p>

一個典型的人工智能場景，端點收集所有類型的數(shù)據(jù)，然后發(fā)送到一個集中式的云中進行處理，并使用一個連接兩端的大型網絡層。但Etron喜歡將端點和邊緣區(qū)分開來，其中端點是一個從外部世界收集數(shù)據(jù)的傳感器，而邊緣是一個本地中央計算機，它可以將多個傳感器的數(shù)據(jù)聚合到一個具有相當高性能的媒體處理器的公共流中。他介紹，這臺邊緣計算機在向云發(fā)送一些情報之前，會對數(shù)據(jù)流進行自動分析，這就需要比端點更高的性能，但仍有一定的尺寸限制。

Etron的RPC DRAM可以放在扇入式晶圓級CSP (FI-WLCSP)封裝中，該封裝非常小，消除了襯底以及任何線鍵合或倒裝芯片組裝步驟。

據(jù)Crisp介紹，Etron的解決方案是減少pin-count (RPC) DRAM，以支持AI邊緣應用程序，這些應用程序需要相當大的數(shù)據(jù)存儲空間和足夠高的帶寬，以便能夠快速處理數(shù)據(jù)。RPC DRAM可以提供必要的片外存儲器，但只能在芯片內風扇級的CSP (FI-WLCSP)封裝中使用，這些封裝非常小，可以消除基體以及任何線鍵或芯片組裝步驟。

Lattice半導體戰(zhàn)略營銷總監(jiān)Kambiz Khalilian表示，該公司認為Etron的產品有潛力，由于它的外形因素非常小，采用RPC DRAM是理想的選擇?！八旧峡梢詫崿F(xiàn)與標準DRAM相同的性能，同時擁有更低的引腳數(shù)。這對于許多“深度安全網關”應用程序來說是比較理想的，在這些應用程序中，性能/權衡非常重要。在低功耗的小范圍內，在帶寬無法將所有數(shù)據(jù)發(fā)送回服務器進行處理的情況下，它允許在最合理的地方處理數(shù)據(jù)(包括邊緣)。

由于Etron的RPC DRAM的低引腳數(shù)小型化WLCSP封裝，使用的信號少于傳統(tǒng)DDR解決方案的一半，故而Etron的RPC DRAM高帶寬是Lattice FPGA理想的互補對象。針數(shù)的節(jié)省轉化為內存接口的FPGA資源需求的減少和更小的PCB組件的占用。

Khalilian介紹，在某些情況下，需要的內存要比嵌入在LatTIce FPGA中的內存大。這就是RPC DRAM發(fā)揮作用的地方?！霸诤芏噙吘壪鄼C的應用中，每平方毫米都很重要。為了進一步增加RPC DRAM的吸引力，它們可以被堆疊在一塊板上，如果需要，仍然可為flash閃存留出空間，這不僅優(yōu)化了布局，而且解決了功率、性能和大小之間的權衡。

Etron的路線圖始于一個75 x 75毫米的三板堆棧，包括27 x 27毫米的點陣FPGA和13 x 9毫米的DDR3 DRAM。

ObjecTIve Analysis首席分析師Jim Handy表示，客戶發(fā)現(xiàn)了這種技術優(yōu)點，并將其應用到產品中，這表明Etron的概念是很有潛力的。它使用的串行接口具有較低的針數(shù)是行業(yè)的發(fā)展方向。然而，它正在使用相對低密度的傳統(tǒng)DRAM來解決一個正在出現(xiàn)的用例:能夠在邊緣內部處理更多的數(shù)據(jù)——這反過來最小化了設備和服務器群之間所需的帶寬，例如智能安全攝像頭的設計?！叭绻阍跀z像頭附近放置很多智能設備，那么你就不需要很大的帶寬，因為你可以進行面部識別，然后將信息發(fā)送回服務器?！?/p>

如今，大多數(shù)提供低密度Dram的公司，如ISSI和Alliance Memory，這樣做是為了讓老產品的生命力，因為傳統(tǒng)的內存已經被像美光這樣的大公司停用。Handy:“像這樣的東西對大公司來說實在是太小了，根本沒必要去操心?！盓tron采取了不同尋常的步驟，去重新思考和重新設計一些人們會認為是遺留密度的東西?！八麄冏罱K得到的是比同樣尺寸的SRAM更便宜的產品，而且他們還可以放入一個低引腳數(shù)的封裝中?！?/p>

Etron面臨的主要挑戰(zhàn)是為其技術創(chuàng)造自己的市場。“既然他們的目標是物聯(lián)網，那么這個市場確實有很大的增長空間?！?/p>

延伸閱讀——RPC (Reduced Pin Count) DRAM

在過去的幾十年里，DRAM產業(yè)的發(fā)展方向單一，以追求高密度內存為目標，首先是異步 DRAM，然后發(fā)展到DDR5同步DRAM。但臺灣的鈺創(chuàng)科技(Etron Technology)在今年度消費性電子展(CES 2019)上表示該公司沒有走傳統(tǒng)路線，而是開發(fā)全新的DRAM架構，稱為RPC (Reduced Pin Count) DRAM。

鈺創(chuàng)科技董事長暨首席技術官盧超群表示，RPC DRAM只使用到一半數(shù)量的接腳，既能達到小型化，又能降低成本。他將RPC DRAM定位為小型化穿戴式裝置和終端AI子系統(tǒng)的理想選擇。盧超群補充說明，為了采用DDR4，現(xiàn)今許多研發(fā)小型穿戴式裝置的公司必須購買更多不需要的組件，“對于許多開發(fā)小型系統(tǒng)的研發(fā)人員來說，導入DDR4反而多余。

鈺創(chuàng)的RPC DRAM號稱可提供16倍的DDR3帶寬，在40接腳的FI-WLCSP封裝中僅使用22個開關信號；該公司表示，RPC DRAM在無需增加設計復雜性和成本的情況下，能提供DDR4的容量和帶寬。

RPC鎖定未被滿足的市場

市場研究機構ObjecTIve Analysis的分析師Jim Handy對 EE TImes表示：“DRAM的有趣之處在于大廠僅關注每年出貨量可達數(shù)億甚至數(shù)十億顆的組件；這為鈺創(chuàng)這樣的公司提供了機會，前提是它們能夠想辦法說明標準型動態(tài)隨機存取內存(commodity DRAM)并不能滿足目前的市場需求，并制造出能滿足這些市場需求的零組件。這(RPC DRAM)就是一個例子?！?/p>

在被問到RPC DRAM 可用來解決哪些問題時，Handy 表示：主要是節(jié)省成本和空間；鈺創(chuàng)提出了一個令人信服的論點，即RPC透過減少I/O接腳數(shù)目或以其他方式支持較小的邏輯晶粒(logic die)尺寸，進而(借由允許公司購買較低密度的組件)降低DRAM和FPGA或SoC 的成本。他補充指出：“我發(fā)現(xiàn)節(jié)省成本是任何一種新產品最吸引人的理由?！?/p>

RPC DRAM不僅僅是新DRAM架構的概念，鈺創(chuàng)還在CES展上透露該公司已經與萊迪思半導體(Lattice Semiconductor)合作，展出可相容鈺創(chuàng)RPC DRAM的萊迪思EPC5 FPGA解決方案。

在RPC DRAM架構中發(fā)現(xiàn)了哪些傳統(tǒng)DRAM所沒有的“特點”或“優(yōu)勢”？

營銷總監(jiān)Gordon Hands告訴我們：“包括FPGA在內的許多芯片之用戶相當重視I/O接腳，它們通常會對設計工程師帶來限制；透過消除對單獨控制和地址接腳(address pins)的需求，鈺創(chuàng)的RPC內存能減少對這些稀少資源的使用?！?/p>

RPC DRAM無可取代？

“目前不需要高密度DRAM的應用通常會使用SRAM，但后者相當昂貴；低密度DRAM是另一種選擇，但它們比大多數(shù)的設計需要更寬的接口?！?/p>

在Handy看來，RPC承諾能用更具成本效益的解決方案來取代以上兩者，因此只要鈺創(chuàng)能堅持到底，他們應該能在市場上獲得佳績。

鈺創(chuàng)的盧超群指出，縮小內存尺寸是導入穿戴式裝置的一個關鍵因素，內存尺寸太大將是目前的一大缺點。他以Google智能眼鏡為例解釋，DDR3的帶寬足以讓智能眼鏡擷取與播放影像，但問題是DDR3的9x13mm球門陣列封裝(BGA)尺寸使其無法放進智能眼鏡。

DDR3內存在x16配置的96球BGA封裝中，尺寸大約為9 x 13mm；無論晶粒容量多大，采用0.8 mm間距6列、16接腳，最小封裝尺寸維持不變，即使改用256 Mbit至8 Gbit任何容量的晶粒，封裝體積也是一樣。

但如果DRAM不是采用BGA封裝呢？

對此盧超群解釋，F(xiàn)I-WLCSP的工藝與BGA不同，“不是一次只封裝一顆芯片，而是一片晶圓一整批封裝；”而每個封裝單元都是半導體晶粒的大小，也就是小型的FI-WLCSP封裝內就是一顆小晶粒。他表示：“RPC DRAM是世界上第一款采用FI-WLCSP封裝的 DRAM?！?/p>