在?PCB?設計中，等長走線主要是針對一些高速的并行總線來講的。由于這類并行總線往往有多根數(shù)據(jù)信號基于同一個時鐘采樣，每個時鐘周期可能要采樣兩次（DDR SDRAM）甚至?4?次，而隨著芯片運行頻率的提高，信號傳輸延遲對時序的影響的比重越來越大，為了保證在數(shù)據(jù)采樣點（時鐘的上升沿或者下降沿）能正確采集所有信號的值，就必須對信號傳輸?shù)难舆t進行控制。等長走線的目的就是為了盡可能的減少所有相關信號在?PCB?上的傳輸延遲的差異。

至于?USB/SATA/PCIE?等串行信號，并沒有上述并行總線的時鐘概念，其時鐘是隱含在串行數(shù)據(jù)中的。數(shù)據(jù)發(fā)送方將時鐘包含在數(shù)據(jù)中發(fā)出，數(shù)據(jù)接收方通過接收到的數(shù)據(jù)恢復出時鐘信號。這類串行總線沒有上述并行總線等長布線的概念。但因為這些串行信號都采用差分信號，為了保證差分信號的信號質量，對差分信號對的布線一般會要求等長且按總線規(guī)范的要求進行阻抗匹配的控制。

方法一：

第一步：連接好需要繞等長的線。

第二步：T+R?開始繞等長，TAB?鍵調出等長屬性設置框，如下圖：

第三步：滑動走蛇形線即可；

其中“<”和“?>”可以分別調整蛇形線的上下幅度，數(shù)字鍵?1?減小拐角幅度，數(shù)字鍵?2?增大拐角幅度、數(shù)字鍵?3?減小?Gap?間距、數(shù)字鍵?4?增大?Gap?間距：

方法二：

Shift+A?可以直接在走線模式下饒點對點等長。設置屬性和方法一相同。

快捷鍵?T+I?，屬性設置可參考單根等長屬性設置。

1）、遠端分支型

走線等長要求是?L1+L2=L3+L1

一般操作的方法是先設置好?T?點，盡量讓?L1?和?L2?等長，若?T?點設置在中間的，一般就是差不多了，若?T?點設置不在中間可適當對某一分支進行繞線。

方法一：刪掉一邊分支，（如：L2），之后對?L1?進行繞線。

方法二：不刪分支，列等長表格，計算?L1+(L2+L3)/2?對?L1?進行繞線。

2）、包含端接或串阻型

比如?CPU——串阻——DDR

等長要求是需要?L1（CPU?到串阻）+L2（串阻到?DDR）= L3（CPU?到串阻）+L4（串阻到?DDR）

方法一：在原理圖上短接串阻，更新?PCB，使其變成一個網(wǎng)絡，目的達到。

方法二：分別物理測量，兩者相加（最好列出等長表，這種方法比較笨拙）。

注意：含有末端端接的先刪除末端端接再等長，短節(jié)長度長度不算在等長長度中。

3）、菊花鏈

方法：多拷貝幾個版本先分別單獨繞等長——先刪掉?SDRAM?到?FLASH?的走線，再繞?CPU?道?SDRAM?的等長，之后再另外一個版本中刪掉?CPU?到?SDRAM的走線，再繞?SDRAM?到?FLSAH?的等長，之后兩個版本合并。

1、Gap?需滿足?3W?原則【差分等長同理，最好滿足?4W，越大越好】

2、差分等長

1、等長長度的查看

CTRL+點擊鼠標中鍵（鼠標停放在你需要的網(wǎng)絡上），可以查看網(wǎng)絡的長度【還有選中， 屬性編輯等選項】，在繞等長的時候，進行等長檢查時候，非常方便和實用。這個快捷方式還可以實用?Shift+X?調出.

2、等長表格的應用

適用范圍：常用模塊的等長、自己內部等長檢查

第一步：可以現(xiàn)在?PCB?中直接拷貝你需要繞等長的一組線的長度。之后粘貼在EXCEL?表格中。

第二步：在?Excel?表格中?Ctrl+H，替換掉單位

第三步：選中單擊右鍵設置單元數(shù)值屬性為整數(shù)。

來源：凡億PCB