出品 ?21ic論壇? kk的回憶

網(wǎng)站：bbs.21ic.com

在BUCK降壓電路中，效率這個(gè)問(wèn)題是不可避免要談到的。效率的降低主要是由于損耗的存在，效率＝輸出功率÷輸入功率 [%]，一般芯片效率都在90%以上。在產(chǎn)品應(yīng)用中用到一塊TI的DC-DC降壓芯片，其中測(cè)試到的效率如下：

這其中由于負(fù)載電流的不同，尤其是輕載和重載情況下，會(huì)產(chǎn)生效率的變化。

從ROMA的官網(wǎng)上，知道同步降壓電路的損耗是由六部分組成的，分別是：Pmos是場(chǎng)效應(yīng)管導(dǎo)通損耗，Psw是場(chǎng)效應(yīng)管開(kāi)關(guān)損耗，Pdead_time是死區(qū)時(shí)間損耗，PGATE是MOSFET的柵極電荷損耗，PCOIL是輸出電感的DCR、直流電阻帶來(lái)的傳導(dǎo)損耗，PIC是開(kāi)關(guān)電源芯片自身消化的功率。

根據(jù)ROMA對(duì)其電源芯片的實(shí)測(cè)可知，場(chǎng)效應(yīng)管開(kāi)關(guān)損耗在整個(gè)損耗中占比是最大的，這個(gè)是由于在場(chǎng)效應(yīng)開(kāi)啟過(guò)程存在電壓和電流的重疊區(qū)，產(chǎn)生較大的功耗。

場(chǎng)效應(yīng)管如果在米勒平臺(tái)停留的實(shí)際越長(zhǎng)，產(chǎn)生的開(kāi)關(guān)損耗也越大。下圖的MOS管開(kāi)關(guān)過(guò)程通過(guò)仿真很容易出現(xiàn):

從仿真可以看出，MOS管的Vds和電流Id在 mile平臺(tái)處重疊，會(huì)產(chǎn)生功率的消耗。 開(kāi)關(guān)頻率越高，這個(gè)損耗就會(huì)越大的。

對(duì)于MOSFET的開(kāi)關(guān)過(guò)程，首先考慮器件孤立地，不受任何外部影響。在這些條件下，MOSFET的等效電路可以用下圖所示，該MOS管的柵極是由柵極電阻(Rg)和兩個(gè)輸入電容(Cgs和Cgd)組成。利用這個(gè)簡(jiǎn)單的等效電路，可以得到對(duì)階躍電壓信號(hào)的輸出電壓響應(yīng)。電壓VGS是柵極的實(shí)際電壓裝置。

利用Matcad寫(xiě)出Igs和Igd的電流，在上圖的t1階段，沒(méi)有達(dá)到Vgs(th)電壓的時(shí)候，由于Vgs一直增加，所以Vgs/dt增加，Igs電流一直增加。當(dāng)達(dá)到米勒平臺(tái)電壓的時(shí)候，Vgs保持不變，Vgs/dt=0，所以Igs=0。此時(shí)VDS在降低，VDS/dt增加，Igd電流開(kāi)始增加。因此通過(guò)數(shù)學(xué)表達(dá)式的簡(jiǎn)要分析，是符合仿真過(guò)程的。

在知道了MOS管的開(kāi)關(guān)過(guò)程，開(kāi)關(guān)過(guò)程的損耗表達(dá)式如下。降低開(kāi)關(guān)頻率可以有效降低損耗。但是這樣就制約了開(kāi)關(guān)電路小型化的目標(biāo)。提高開(kāi)關(guān)的上升時(shí)間也可以降低損耗，但是這樣會(huì)造成開(kāi)關(guān)過(guò)程的諧波過(guò)多，對(duì)EMC不利，因此需要綜合考慮。因此，要想降低開(kāi)關(guān)損耗，必須考慮到開(kāi)關(guān)的過(guò)渡時(shí)間和開(kāi)關(guān)頻率這兩種因素。

現(xiàn)在很多電源芯片，使用軟開(kāi)關(guān)技術(shù)，該電路是在全橋逆變電路中加入電容和二極管。二極管在開(kāi)關(guān)管導(dǎo)通時(shí)起鉗位作用, 并構(gòu)成瀉放回路, 瀉放電流。電容在反激電壓作用下, 電容被充電, 電壓不能突然增加, 當(dāng)電壓比較大的時(shí)侯, 電流已經(jīng)為0。

由于MOS管開(kāi)關(guān)損耗受到的制約比較多，所以單獨(dú)拿出來(lái)討論。場(chǎng)效應(yīng)管導(dǎo)通損耗比較小，對(duì)于同步整流電源芯片，是上下橋的MOS管損耗。是受到MOS管的導(dǎo)通內(nèi)阻內(nèi)阻Rdc決定，現(xiàn)在的MOSFET的內(nèi)阻可以做到幾個(gè)毫歐，所以產(chǎn)生損耗很小。計(jì)算公式如下：

Pmos=I*I*Rdc*D+ I*I*Rdc*(1-D)

電感線圈的損耗分為直流損耗和交流損耗，直流損耗受電感線圈的直流DCR決定，交流損耗是由電感的磁損和銅損決定，一般交流損耗相對(duì)直流損耗比較小，可以忽略。（開(kāi)關(guān)頻率和輸入電壓過(guò)高的時(shí)候，交流損耗也較大，不能忽略）

Pcoil=I*I*DCR

電源芯片的消耗的電流基本就是損耗，這個(gè)參數(shù)可以在datasheet中查詢到：

PIC=Vin*I_IC

死區(qū)時(shí)間損耗Pdead_tine這個(gè)主要有開(kāi)關(guān)電源芯片內(nèi)部控制器決定，一般datasheet是不提供這個(gè)參數(shù)，可以參考ROMA的公式：

PGATE是MOSFET的柵極電荷損耗，如果是外置MOSFET這個(gè)參數(shù)會(huì)提供。會(huì)提供輸入電容，輸出電容，柵源級(jí)電荷，柵漏級(jí)電荷等等參數(shù)。

但是對(duì)于電源芯片的內(nèi)置MOSFET，一般只會(huì)提供Rds，關(guān)于這些參數(shù)需要去芯片的SPICE模型中查找的或者找供應(yīng)商提供的。下圖是TI一款芯片的datasheet，是內(nèi)置MOSFET，是沒(méi)有電容電荷等參數(shù)。

因此ROMA提供的公式由于沒(méi)有具體參數(shù)，一般是估算。

以上是對(duì)BUCK電路的損耗計(jì)算一些分析，可以提供參考，公式僅僅是輔助，具體的損耗和效率還要通過(guò)實(shí)際的測(cè)試得到。

本文系21ic論壇網(wǎng)友kk的回憶原創(chuàng)

---