在這篇文章中，小編將為大家?guī)鞟DI AD6688 RF采樣接收器的相關報道。如果你對本文即將要講解的內容存在一定興趣，不妨繼續(xù)往下閱讀哦。

AD6688 是一款 1.2 GHz 帶寬、混合信號、直接射頻 (RF) 采樣接收器。它包括兩個 14 位 3.0 GSPS 模數(shù)轉換器 (ADC) 以及眾多由四個寬帶數(shù)字下變頻器 (DDC) 組成的數(shù)字信號處理模塊。AD6688 具有片內緩沖器和采樣保持電路，確保實現(xiàn)較低的功耗、較小的封裝尺寸和出色的易用性。該產品經過專門設計，支持那些可對高達 5 GHz 帶寬的模擬信號進行直接采樣的通信應用場合。ADC 輸入的 3 dB 帶寬大于 9 GHz。AD6688 經過了全面優(yōu)化，采用小巧緊湊的封裝，可以提供寬泛的輸入帶寬、快速的采樣速率、卓越的線性度以及較低的功耗。

AD6688具有兩個模擬輸入通道和多達八個JESD204B輸出通道對。 ADC采樣高達5 GHz的寬帶模擬信號。 模擬輸入的實際3 dB滾降大于9 GHz。 AD6688經過優(yōu)化，以小尺寸封裝提供寬輸入帶寬，高采樣率，出色的線性度和低功耗。

雙ADC內核具有多級，差分流水線架構，并帶有集成的輸出糾錯邏輯。每個ADC具有寬帶寬輸入，支持各種用戶可選的輸入范圍。 集成的基準電壓源簡化了設計考慮。

AD6688具有多種功能，可簡化通信接收機中的AGC功能。 可編程閾值檢測器允許使用ADC的快速檢測輸出位來監(jiān)視輸入信號功率。 如果輸入信號電平超過可編程閾值，則快速檢測指示器變高。 由于該閾值指示器具有低延遲，因此用戶可以快速降低系統(tǒng)增益，以避免ADC輸入出現(xiàn)超量程情況。

基于JESD204B子類1的高速串行輸出數(shù)據(jù)通道可以配置為一個通道(L = 1)，兩個通道(L = 2)，四個通道(L = 4)和八個通道(L = 8)配置， 取決于采樣率和抽取率。 通過SYSREF±和SYNCINB±輸入引腳支持多設備同步。 AD6688中的SYSREF±引腳也可以用作數(shù)據(jù)的時間戳，因為它經過ADC并流出JESD204B接口。

在ADC架構上，AD6688的架構包括一個輸入緩沖流水線ADC。 輸入緩沖器為模擬輸入信號提供終端阻抗。此終端阻抗設置為200。 輸入緩沖器經過優(yōu)化，可在寬帶寬范圍內實現(xiàn)高線性度，低噪聲和低功耗。輸入緩沖器提供線性高輸入阻抗(為了簡化驅動)，并減少了ADC的反沖。來自每個級的量化輸出在數(shù)字校正邏輯中組合成最終的14位結果。流水線架構允許第一階段使用新的輸入樣本進行操作。 同時，其余階段將與前面的樣本一起使用。采樣發(fā)生在時鐘的上升沿。

在模擬輸入方面，AD6688的模擬輸入是差分緩沖器。 緩沖器的內部共模電壓為1.35V。時鐘信號在采樣模式和保持模式之間交替切換輸入電路?？梢栽谳斎肷戏胖靡粋€差分電容器或兩個單端電容器(或兩者的組合)以提供匹配的無源網絡。這些電容器最終會創(chuàng)建一個低通濾波器，以限制有害的寬帶噪聲。通常，精確的前端網絡組件值取決于應用程序。

為了獲得最佳動態(tài)性能，驅動VIN + x和VIN-x的源阻抗必須匹配，以使共模建立誤差對稱。 通過ADC的共模抑制，可以減少這些誤差。 內部基準電壓緩沖器創(chuàng)建差分基準電壓，該差分基準電壓定義ADC內核的跨度。

通過將ADC設置為差分配置中的最大跨度，可以實現(xiàn)最大的SNR性能。 對于AD6688，可用范圍可通過SPI端口從1.1 V p-p至2.04 V p-p差分進行編程，默認值為1.7 V p-p差分。

對于差分輸入配置，對于以SNR和SFDR為關鍵參數(shù)的應用，建議使用差分變壓器耦合，因為大多數(shù)放大器的噪聲性能不足以實現(xiàn)AD6688的真實性能。

對于中低頻率，建議使用雙巴倫或雙變壓器網絡以實現(xiàn)AD6688的最佳性能。 對于第二或第三奈奎斯特區(qū)域中較高的頻率，建議移除一些前端無源組件以確保寬帶工作。

以上便是小編此次帶來的有關ADI AD6688 RF采樣接收器的全部內容，十分感謝大家的耐心閱讀，想要了解更多相關內容，或者更多精彩內容，請一定關注我們網站哦。