本文主要介紹反射的相關(guān)概念，反射產(chǎn)生的原因，反射的消除措施。
反射
反射就是在傳輸線上產(chǎn)生了回波。如果一條傳輸線滿足長線并且沒有被合理的端接，那么來自于驅(qū)動端的信號脈沖就會在接收端被反射，從而產(chǎn)生非預(yù)期的效果，使信號失真。反射是傳輸線的基本效應(yīng), 即當(dāng)信號沿著傳輸線前行時，只要碰到阻抗不連續(xù)時會發(fā)生反射。

當(dāng)信號在傳輸時碰到比目前阻抗高時，會發(fā)生正反射，使信號邊沿的幅度增加，信號邊沿出現(xiàn)過沖。從定義上來說，過沖就是指接收信號的第一個峰值或谷值超過設(shè)定電壓(對于上升沿是指第一個峰值超過最高電壓；對于下降沿是指第一個谷值超過最低電壓)。
當(dāng)信號在傳輸時碰到比目前阻抗低時，會發(fā)生負(fù)反射，使信號邊沿的幅度減小，信號邊沿出現(xiàn)臺階，即下沖。嚴(yán)重時將可能產(chǎn)生假時鐘信號，導(dǎo)致系統(tǒng)的誤讀寫操作。
如果在一個時鐘周期中，反復(fù)的出現(xiàn)過沖和欠沖，我們就稱之為振蕩，也叫振鈴。振蕩是電路中因為反射而產(chǎn)生的多余能量無法被及時吸收的結(jié)果。

在PCB設(shè)計中，反射通常由傳輸線阻抗的不匹配造成，如：不同布線層阻抗不一樣、T型連接、過孔、線寬的變化、器件的輸入輸出阻抗，封裝寄生參數(shù)等等。當(dāng)信號在傳輸線終端處的阻抗不連續(xù)點被反射時，信號的一部分將反射回源端。當(dāng)反射信號到達(dá)源端時，若源端阻抗不等于傳輸線阻抗就將產(chǎn)生二次反射。因此若傳輸線的兩端都存在阻抗不連續(xù)，信號將在驅(qū)動線路和接收線路之間來回反射。信號的反射波因傳輸線的損耗將最后達(dá)到直流穩(wěn)態(tài)。下圖是采用反彈圖描述的信號傳輸過程的瞬時圖：

反射產(chǎn)生的原因
產(chǎn)生反射現(xiàn)象的根本原因是信號傳輸通路的阻抗不連續(xù)或者不匹配，具體到實際的PCB設(shè)計中的因素包括信號上升時間、傳輸線的端接、短分支節(jié)線、容性分支節(jié)線、拐角和過孔、載重線、電感性間斷線、容性阻抗不連續(xù)、感性阻抗不連續(xù)等等。
反射抑制技術(shù)
消除反射現(xiàn)象的方法一般有：布線時的拓?fù)浞ê拖鄳?yīng)的端接技術(shù)。
常用布線時的拓?fù)浣Y(jié)構(gòu)有：點到點、菊花鏈、星形、分支和周期性負(fù)載等結(jié)構(gòu)。

• 點到點拓?fù)浣Y(jié)構(gòu)比較簡單，只要在發(fā)送端或接收端進(jìn)行適當(dāng)?shù)淖杩蛊ヅ浼纯伞?br />
• 當(dāng)網(wǎng)絡(luò)的整個走線長度延遲小于信號的上升或下降時間時，用菊花鏈拓?fù)浣Y(jié)構(gòu)會比較好，這時網(wǎng)絡(luò)上的負(fù)載都可以看作容性負(fù)載。菊花鏈同時也限制了信號的速率，只能工作在低速電路中。
  
• 使用星形的拓?fù)浣Y(jié)構(gòu)時，對每個分支都進(jìn)行均衡設(shè)計,要求每個分支的接收端負(fù)載一致,并選擇適當(dāng)?shù)钠ヅ浞绞健?br />
• 遠(yuǎn)端分支(Far-end cluster)跟星形類似，只不過分支是靠近接收端。在這種拓?fù)浣Y(jié)構(gòu)中,也要限制遠(yuǎn)端stub的長度，使stub上的傳輸延時小于信號上升沿，這樣每個接收端都可以被看作為一個簡單的容性負(fù)載。
  
• 周期性負(fù)載的拓?fù)浣Y(jié)構(gòu)同樣要求每段stub的長度足夠小,使stub上的傳輸延時小于信號上升沿。這種主干傳輸線和所有的stub段組合起來的結(jié)構(gòu)可以看作一段新的傳輸線，其特征阻抗要比原來主干傳輸線的特征阻抗小,傳輸速率也比原來的低，因此在進(jìn)行阻抗匹配時要注意。

傳輸線上的反射會對數(shù)字系統(tǒng)性能有很大的負(fù)面影響。為了最小化反射的負(fù)面影響，除了從拓?fù)浣Y(jié)構(gòu)上消除相應(yīng)的影響外，還必須有相應(yīng)的控制措施?；旧嫌腥N方法減小這些反射的負(fù)面影響。第一種方法就是降低系統(tǒng)的頻率或增大信號的上升沿時間，以使傳輸線上的反射將在另一個信號驅(qū)動到線上之前達(dá)到穩(wěn)態(tài)。然而通常這是不可能的，對于高速系統(tǒng)，增大信號上升沿時間，將影響系統(tǒng)的性能。第二種方法是縮短PCB走線長度以使反射在更短時間內(nèi)達(dá)到穩(wěn)態(tài)。通常這是不實用的，因為通常芯片功能的強(qiáng)大，管腳的增多，縮短布線必然導(dǎo)致PCB板層數(shù)的做多，這大大增加了成本。另外，在一些情況下縮短走線在物理實現(xiàn)上有時也是不可能的。當(dāng)總線頻率增加到一個周期內(nèi)反射不能達(dá)到穩(wěn)態(tài)時，或者線長較長時，前兩種方法通常就有限了。第三種方法就是給傳輸線兩端終接一個等于特征阻抗的阻抗，并消除反射，即是所謂的高速電路設(shè)計的端接技術(shù)。端接技術(shù)分為單端端接技術(shù)和多負(fù)載端接技術(shù)。