摩爾定律，Chiplet，IP 與 SiP
[導(dǎo)讀]導(dǎo)讀：在這篇文章中，我們可以了解到四個(gè)概念：摩爾定律，Chiplet，IP，SiP以及四者之間的相互關(guān)聯(lián)。?什么是“摩爾定律”？摩爾定律是以英特爾聯(lián)合創(chuàng)始人戈登·摩爾(GordonMoore)的名字命名的。戈登·摩爾在1965年時(shí)提出，半導(dǎo)體芯片上集成的晶體管和電阻數(shù)量將每年增加...
導(dǎo)讀：在這篇文章中，我們可以了解到四個(gè)概念：摩爾定律， Chiplet，IP，SiP以及四者之間的相互關(guān)聯(lián)。
?什么是“摩爾定律”？摩爾定律是以英特爾聯(lián)合創(chuàng)始人戈登·摩爾(Gordon Moore)的名字命名的。戈登·摩爾在1965年時(shí)提出，半導(dǎo)體芯片上集成的晶體管和電阻數(shù)量將每年增加一倍。1975年，他又根據(jù)當(dāng)時(shí)的實(shí)際情況對(duì)摩爾定律進(jìn)行了修正，把"每年增加一倍"改為了"每18到24個(gè)月增加一倍"。摩爾定律發(fā)展至今已有50多年，在這50多年間，不斷有人唱衰，甚至有人提出“摩爾定律已死”的觀點(diǎn)。芯片制造商已經(jīng)使用了各種手段來跟上摩爾定律的步伐，譬如增加更多的核，驅(qū)動(dòng)芯片內(nèi)部的線程，以及利用各種加速器。但還是無(wú)法避免摩爾定律的加倍效應(yīng)已經(jīng)開始放緩的事實(shí)，不斷地縮小芯片的尺寸總會(huì)有物理極限：現(xiàn)在最新的制程工藝特征尺寸僅為7nm，而硅原子的直徑為0.117nm，也就是說，在7nm工藝的芯片中的晶體管的特征尺寸僅為60個(gè)硅原子組成，隨著尺寸的進(jìn)一步減少，其數(shù)量還會(huì)進(jìn)一步減少。在同等面積大小的區(qū)域里，隨著擠進(jìn)越來越多的硅電路，漏電流增加、散熱問題大、時(shí)鐘頻率增長(zhǎng)減慢等問題難以解決。所以，有唱衰的言論自然不算奇怪。這時(shí)候，有人說，Chiplet是解決摩爾定律死亡的好方法。
?什么是“Chiplet?”？
Chiplet顧名思義就是小芯片，我們可以把它想象成樂高積木的高科技版本。首先將復(fù)雜功能進(jìn)行分解，然后開發(fā)出多種具有單一特定功能，可進(jìn)行模塊化組裝的“小芯片”（chiplet），如實(shí)現(xiàn)數(shù)據(jù)存儲(chǔ)、計(jì)算、信號(hào)處理、數(shù)據(jù)流管理等功能，并以此為基礎(chǔ)，建立一個(gè)“小芯片”的集成系統(tǒng)。簡(jiǎn)單來說，Chiplet技術(shù)就是像搭積木一樣，把一些預(yù)先生產(chǎn)好的實(shí)現(xiàn)特定功能的芯片裸片（die）通過先進(jìn)的集成技術(shù)（比如3D integration）集成封裝在一起形成一個(gè)系統(tǒng)芯片。而這些基本的裸片就是Chiplet。從這個(gè)意義上來說，Chiplet就是一個(gè)新的IP重用模式。未來，以Chiplet模式集成的芯片會(huì)是一個(gè)“超級(jí)”異構(gòu)系統(tǒng)，可以帶來更多的靈活性和新的機(jī)會(huì)。
Chiplet芯片可以使用更可靠、更可靠和更便宜的技術(shù)制造。較小的硅片本身也不太容易產(chǎn)生制造缺陷。
最近，Chiplet概念熱了起來，從DARPA(美國(guó)國(guó)防高級(jí)研究計(jì)劃局)的CHIPS項(xiàng)目到Intel的Foveros，都把chiplet看成是未來芯片的重要基礎(chǔ)技術(shù)。Chiplet概念最早是來自DARPA的CHIPS（Common Heterogeneous Integration and IP Reuse Strategies）項(xiàng)目。由于最先進(jìn)的SoC并不總是能被小批量應(yīng)用所接受。為了提高系統(tǒng)的整體靈活性，減少下產(chǎn)品的設(shè)計(jì)時(shí)間，通用的異構(gòu)集成與知識(shí)產(chǎn)權(quán)（IP）重用策略（Chiplet）計(jì)劃尋求在IP重用中建立一個(gè)新的范例。Chiplet可以說是一種新的芯片設(shè)計(jì)模式，要實(shí)現(xiàn)Chiplet這種新的IP重用模式，首先要具備的技術(shù)基礎(chǔ)就是先進(jìn)的芯片集成封裝技術(shù)。SiP的概念很早就有，把多個(gè)硅片封裝在一個(gè)硅片里也有很久的歷史了。但要實(shí)現(xiàn)Chiplet這種高靈活度，高性能，低成本的硅片重用愿景，必須要先進(jìn)的芯片集成技術(shù)，比如3D集成技術(shù)。Chiplet其實(shí)就是硅片級(jí)別的IP重用。設(shè)計(jì)一個(gè)系統(tǒng)級(jí)芯片，以前的方法是從不同的IP供應(yīng)商購(gòu)買一些IP，軟核（代碼）或硬核（版圖），結(jié)合自研的模塊，集成為一個(gè)SoC，然后在某個(gè)芯片工藝節(jié)點(diǎn)上完成芯片設(shè)計(jì)和生產(chǎn)的完整流程。未來，對(duì)于某些IP，你可能不需要自己做設(shè)計(jì)和生產(chǎn)了，而只需要買別人實(shí)現(xiàn)好的硅片，然后在一個(gè)封裝里集成起來，形成一個(gè)SiP（System-in-Package）。所以Chiplet也可以看成一種硬核形式的IP，但它是以芯片的形式提供的。
?什么是“IP ”？?
IP（Intelligent Property）是具有知識(shí)產(chǎn)權(quán)核的集成電路的總稱，是經(jīng)過反復(fù)驗(yàn)證過的、具有特定功能的宏模塊，可以移植到不同的半導(dǎo)體工藝中。到了SoC階段，IP核設(shè)計(jì)已成為ASIC電路設(shè)計(jì)公司和FPGA提供商的重要任務(wù)，也是其實(shí)力的體現(xiàn)。對(duì)于FPGA開發(fā)軟件，其提供的IP核越豐富，用戶的設(shè)計(jì)就越方便，其市場(chǎng)占用率就越高。目前，IP核已經(jīng)變成SoC系統(tǒng)設(shè)計(jì)的基本單元，并作為獨(dú)立設(shè)計(jì)成果被交換、轉(zhuǎn)讓和銷售。
IP（Intellectual Property）核對(duì)應(yīng)描述功能行為的不同分為三類，即軟核（Soft IP Core）、固核（Firm IP Core）和硬核（Hard IP Core）。1．軟核
軟核在EDA設(shè)計(jì)領(lǐng)域指的是綜合之前的寄存器傳輸級(jí)（RTL）模型；具體在FPGA設(shè)計(jì)中指的是對(duì)電路的硬件語(yǔ)言描述，包括邏輯描述、網(wǎng)表和幫助文檔等。軟核只經(jīng)過功能仿真，需要經(jīng)過綜合以及布局布線才能使用。其優(yōu)點(diǎn)是靈活性高、可移植性強(qiáng)，允許用戶自配置；缺點(diǎn)是對(duì)模塊的預(yù)測(cè)性較低，在后續(xù)設(shè)計(jì)中存在發(fā)生錯(cuò)誤的可能性，有一定的設(shè)計(jì)風(fēng)險(xiǎn)。軟核是IP核應(yīng)用最廣泛的形式。IP軟核通常是用HDL文本形式提交給用戶，它經(jīng)過RTL級(jí)設(shè)計(jì)優(yōu)化和功能驗(yàn)證，但其中不含有任何具體的物理信息。據(jù)此，用戶可以綜合出正確的門電路級(jí)設(shè)計(jì)網(wǎng)表，并可以進(jìn)行后續(xù)的結(jié)構(gòu)設(shè)計(jì)，具有很大的靈活性，借助于EDA綜合工具可以很容易地與其他外部邏輯電路合成一體，根據(jù)各種不同半導(dǎo)體工藝，設(shè)計(jì)成具有不同性能的器件。軟IP內(nèi)核也稱為虛擬組件（VC-Virtual Component）。2．固核?
固核在EDA設(shè)計(jì)領(lǐng)域指的是帶有平面規(guī)劃信息的網(wǎng)表；具體在FPGA設(shè)計(jì)中可以看做帶有布局規(guī)劃的軟核，通常以RTL代碼和對(duì)應(yīng)具體工藝網(wǎng)表的混合形式提供。將RTL描述結(jié)合具體標(biāo)準(zhǔn)單元庫(kù)進(jìn)行綜合優(yōu)化設(shè)計(jì)，形成門級(jí)網(wǎng)表，再通過布局布線工具即可使用。和軟核相比，固核的設(shè)計(jì)靈活性稍差，但在可靠性上有較大提高。目前，固核也是IP核的主流形式之一。IP固核的設(shè)計(jì)程度則是介于軟核和硬核之間，除了完成軟核所有的設(shè)計(jì)外，還完成了門級(jí)電路綜合和時(shí)序仿真等設(shè)計(jì)環(huán)節(jié)。一般以門級(jí)電路網(wǎng)表的形式提供給用戶。3．硬核硬核在EDA設(shè)計(jì)領(lǐng)域指經(jīng)過驗(yàn)證的設(shè)計(jì)版圖；具體在FPGA設(shè)計(jì)中指布局和工藝固定、經(jīng)過前端和后端驗(yàn)證的設(shè)計(jì)，設(shè)計(jì)人員不能對(duì)其修改。不能修改的原因有兩個(gè)：首先是系統(tǒng)設(shè)計(jì)對(duì)各個(gè)模塊的時(shí)序要求很嚴(yán)格，不允許打亂已有的物理版圖；其次是保護(hù)知識(shí)產(chǎn)權(quán)的要求，不允許設(shè)計(jì)人員對(duì)其有任何改動(dòng)。IP硬核的不許修改特點(diǎn)使其復(fù)用有一定的困難，因此只能用于某些特定應(yīng)用，使用范圍較窄。IP硬核是基于半導(dǎo)體工藝的物理設(shè)計(jì)，已有固定的拓?fù)洳季趾途唧w工藝，并已經(jīng)過工藝驗(yàn)證，具有可保證的性能。其提供給用戶的形式是電路物理結(jié)構(gòu)掩模版圖和全套工藝文件，是可以拿來就用的全套技術(shù)。IP核的提供方式上，通常將其分為軟核、硬核和固核這3類。從完成IP核所花費(fèi)的成本來講，硬核代價(jià)最大；從使用靈活性來講，軟核的可復(fù)用使用性最高。
當(dāng)硬核是以硅片的形式提供時(shí)，就變成了Chiplet。
?什么是“SiP ”？SiP(System-in Package)系統(tǒng)級(jí)封裝是將多種功能芯片，包括處理器、存儲(chǔ)器、FPGA等功能芯片集成在一個(gè)封裝內(nèi)，從而實(shí)現(xiàn)一個(gè)基本完整的功能。與SoC(System on Chip系統(tǒng)級(jí)芯片)相對(duì)應(yīng)。不同的是系統(tǒng)級(jí)封裝是采用不同芯片進(jìn)行并排或疊加的封裝方式，而SoC則是高度集成的芯片產(chǎn)品。SiP可定義為：將多個(gè)具有不同功能的有源電子元件與可選無(wú)源器件，以及諸如MEMS或者光學(xué)器件等其他器件優(yōu)先組裝到一起，實(shí)現(xiàn)一定功能的單個(gè)標(biāo)準(zhǔn)封裝件，從而形成一個(gè)系統(tǒng)或者子系統(tǒng)。SiP中的IC芯片可以垂直堆疊或水平排列，一個(gè)SiP中可以包含很多種芯片，如專門的處理器，DRAM，F(xiàn)lash 等，結(jié)合被動(dòng)元件電阻、電容、電感等都可以封裝在同一個(gè)SiP中，這意味著一個(gè)完整的系統(tǒng)功能單元可以在SiP封裝中建立。SiP解決方案需要多種封裝技術(shù)，如引線鍵合、倒裝芯片、芯片堆疊、基板腔體、基板集成RF器件、埋入式電阻\電容\電感、硅通孔TSV，圓片級(jí)封裝等。SiP 是超越摩爾定律的重要實(shí)現(xiàn)路徑。
?摩爾定律，Chiplet，IP，SiP之間的關(guān)聯(lián)?
摩爾定律逐漸失效之后的日子便被稱為“后摩爾定律時(shí)代”。所謂后摩爾定律時(shí)代，就是業(yè)者不再以追求更大效能的芯片為主要目的，而是強(qiáng)調(diào)多元化與實(shí)用性的原則。也就是說，產(chǎn)品能發(fā)揮實(shí)際效用就是最好的質(zhì)量，也是最具經(jīng)濟(jì)價(jià)值的東西。DARPA的CHIPS（通用異構(gòu)整合和IP重用策略）計(jì)劃贏得了波音、洛克希德、諾斯洛普·格魯門、英特爾、美光、Cadence、Synopsys等公司的支持，用于商業(yè)和軍事/航空應(yīng)用。同樣，SEMI和IEEE也在推廣更快整合的共同路線圖，西門子的Mentor事業(yè)部已經(jīng)建立了一個(gè)可以在這方面提供幫助的SiP封裝流程。
在此基礎(chǔ)上，需要開發(fā)工具和方法，使所有這些都能發(fā)揮作用。雖然較小的芯片相比于較大的芯片有更好的產(chǎn)量，但當(dāng)這些芯片被封裝在一起時(shí)，有許多事情可能會(huì)出錯(cuò)。一個(gè)壞的Chiplet會(huì)殺死整個(gè)SiP封裝內(nèi)的系統(tǒng)。此外，芯片或模組在封裝、測(cè)試甚至運(yùn)輸過程中都可能受到損壞，如果涉及多個(gè)芯片，則損壞的成本會(huì)更高。未來的電腦系統(tǒng)可能只包含一個(gè)CPU芯片(chiplet)和幾個(gè)GPU，這些GPU都連接到這個(gè)Chiplet芯片上，形成芯片網(wǎng)絡(luò)，組成系統(tǒng)。
最后總結(jié)一句話：在后摩爾定律時(shí)代，IP硬核會(huì)逐漸芯片化，形成Chiplet，然后以SiP的形式封裝形成系統(tǒng)，使得摩爾定律繼續(xù)延續(xù)下去，這也是摩爾定律的一次革命。
?什么是“摩爾定律”？摩爾定律是以英特爾聯(lián)合創(chuàng)始人戈登·摩爾(Gordon Moore)的名字命名的。戈登·摩爾在1965年時(shí)提出，半導(dǎo)體芯片上集成的晶體管和電阻數(shù)量將每年增加一倍。1975年，他又根據(jù)當(dāng)時(shí)的實(shí)際情況對(duì)摩爾定律進(jìn)行了修正，把"每年增加一倍"改為了"每18到24個(gè)月增加一倍"。摩爾定律發(fā)展至今已有50多年，在這50多年間，不斷有人唱衰，甚至有人提出“摩爾定律已死”的觀點(diǎn)。芯片制造商已經(jīng)使用了各種手段來跟上摩爾定律的步伐，譬如增加更多的核，驅(qū)動(dòng)芯片內(nèi)部的線程，以及利用各種加速器。但還是無(wú)法避免摩爾定律的加倍效應(yīng)已經(jīng)開始放緩的事實(shí)，不斷地縮小芯片的尺寸總會(huì)有物理極限：現(xiàn)在最新的制程工藝特征尺寸僅為7nm，而硅原子的直徑為0.117nm，也就是說，在7nm工藝的芯片中的晶體管的特征尺寸僅為60個(gè)硅原子組成，隨著尺寸的進(jìn)一步減少，其數(shù)量還會(huì)進(jìn)一步減少。在同等面積大小的區(qū)域里，隨著擠進(jìn)越來越多的硅電路，漏電流增加、散熱問題大、時(shí)鐘頻率增長(zhǎng)減慢等問題難以解決。所以，有唱衰的言論自然不算奇怪。這時(shí)候，有人說，Chiplet是解決摩爾定律死亡的好方法。
?什么是“Chiplet?”？
Chiplet顧名思義就是小芯片，我們可以把它想象成樂高積木的高科技版本。首先將復(fù)雜功能進(jìn)行分解，然后開發(fā)出多種具有單一特定功能，可進(jìn)行模塊化組裝的“小芯片”（chiplet），如實(shí)現(xiàn)數(shù)據(jù)存儲(chǔ)、計(jì)算、信號(hào)處理、數(shù)據(jù)流管理等功能，并以此為基礎(chǔ)，建立一個(gè)“小芯片”的集成系統(tǒng)。簡(jiǎn)單來說，Chiplet技術(shù)就是像搭積木一樣，把一些預(yù)先生產(chǎn)好的實(shí)現(xiàn)特定功能的芯片裸片（die）通過先進(jìn)的集成技術(shù)（比如3D integration）集成封裝在一起形成一個(gè)系統(tǒng)芯片。而這些基本的裸片就是Chiplet。從這個(gè)意義上來說，Chiplet就是一個(gè)新的IP重用模式。未來，以Chiplet模式集成的芯片會(huì)是一個(gè)“超級(jí)”異構(gòu)系統(tǒng)，可以帶來更多的靈活性和新的機(jī)會(huì)。
Chiplet芯片可以使用更可靠、更可靠和更便宜的技術(shù)制造。較小的硅片本身也不太容易產(chǎn)生制造缺陷。
最近，Chiplet概念熱了起來，從DARPA(美國(guó)國(guó)防高級(jí)研究計(jì)劃局)的CHIPS項(xiàng)目到Intel的Foveros，都把chiplet看成是未來芯片的重要基礎(chǔ)技術(shù)。Chiplet概念最早是來自DARPA的CHIPS（Common Heterogeneous Integration and IP Reuse Strategies）項(xiàng)目。由于最先進(jìn)的SoC并不總是能被小批量應(yīng)用所接受。為了提高系統(tǒng)的整體靈活性，減少下產(chǎn)品的設(shè)計(jì)時(shí)間，通用的異構(gòu)集成與知識(shí)產(chǎn)權(quán)（IP）重用策略（Chiplet）計(jì)劃尋求在IP重用中建立一個(gè)新的范例。Chiplet可以說是一種新的芯片設(shè)計(jì)模式，要實(shí)現(xiàn)Chiplet這種新的IP重用模式，首先要具備的技術(shù)基礎(chǔ)就是先進(jìn)的芯片集成封裝技術(shù)。SiP的概念很早就有，把多個(gè)硅片封裝在一個(gè)硅片里也有很久的歷史了。但要實(shí)現(xiàn)Chiplet這種高靈活度，高性能，低成本的硅片重用愿景，必須要先進(jìn)的芯片集成技術(shù)，比如3D集成技術(shù)。Chiplet其實(shí)就是硅片級(jí)別的IP重用。設(shè)計(jì)一個(gè)系統(tǒng)級(jí)芯片，以前的方法是從不同的IP供應(yīng)商購(gòu)買一些IP，軟核（代碼）或硬核（版圖），結(jié)合自研的模塊，集成為一個(gè)SoC，然后在某個(gè)芯片工藝節(jié)點(diǎn)上完成芯片設(shè)計(jì)和生產(chǎn)的完整流程。未來，對(duì)于某些IP，你可能不需要自己做設(shè)計(jì)和生產(chǎn)了，而只需要買別人實(shí)現(xiàn)好的硅片，然后在一個(gè)封裝里集成起來，形成一個(gè)SiP（System-in-Package）。所以Chiplet也可以看成一種硬核形式的IP，但它是以芯片的形式提供的。
?什么是“IP ”？?
IP（Intelligent Property）是具有知識(shí)產(chǎn)權(quán)核的集成電路的總稱，是經(jīng)過反復(fù)驗(yàn)證過的、具有特定功能的宏模塊，可以移植到不同的半導(dǎo)體工藝中。到了SoC階段，IP核設(shè)計(jì)已成為ASIC電路設(shè)計(jì)公司和FPGA提供商的重要任務(wù)，也是其實(shí)力的體現(xiàn)。對(duì)于FPGA開發(fā)軟件，其提供的IP核越豐富，用戶的設(shè)計(jì)就越方便，其市場(chǎng)占用率就越高。目前，IP核已經(jīng)變成SoC系統(tǒng)設(shè)計(jì)的基本單元，并作為獨(dú)立設(shè)計(jì)成果被交換、轉(zhuǎn)讓和銷售。
IP（Intellectual Property）核對(duì)應(yīng)描述功能行為的不同分為三類，即軟核（Soft IP Core）、固核（Firm IP Core）和硬核（Hard IP Core）。1．軟核
軟核在EDA設(shè)計(jì)領(lǐng)域指的是綜合之前的寄存器傳輸級(jí)（RTL）模型；具體在FPGA設(shè)計(jì)中指的是對(duì)電路的硬件語(yǔ)言描述，包括邏輯描述、網(wǎng)表和幫助文檔等。軟核只經(jīng)過功能仿真，需要經(jīng)過綜合以及布局布線才能使用。其優(yōu)點(diǎn)是靈活性高、可移植性強(qiáng)，允許用戶自配置；缺點(diǎn)是對(duì)模塊的預(yù)測(cè)性較低，在后續(xù)設(shè)計(jì)中存在發(fā)生錯(cuò)誤的可能性，有一定的設(shè)計(jì)風(fēng)險(xiǎn)。軟核是IP核應(yīng)用最廣泛的形式。IP軟核通常是用HDL文本形式提交給用戶，它經(jīng)過RTL級(jí)設(shè)計(jì)優(yōu)化和功能驗(yàn)證，但其中不含有任何具體的物理信息。據(jù)此，用戶可以綜合出正確的門電路級(jí)設(shè)計(jì)網(wǎng)表，并可以進(jìn)行后續(xù)的結(jié)構(gòu)設(shè)計(jì)，具有很大的靈活性，借助于EDA綜合工具可以很容易地與其他外部邏輯電路合成一體，根據(jù)各種不同半導(dǎo)體工藝，設(shè)計(jì)成具有不同性能的器件。軟IP內(nèi)核也稱為虛擬組件（VC-Virtual Component）。2．固核?
固核在EDA設(shè)計(jì)領(lǐng)域指的是帶有平面規(guī)劃信息的網(wǎng)表；具體在FPGA設(shè)計(jì)中可以看做帶有布局規(guī)劃的軟核，通常以RTL代碼和對(duì)應(yīng)具體工藝網(wǎng)表的混合形式提供。將RTL描述結(jié)合具體標(biāo)準(zhǔn)單元庫(kù)進(jìn)行綜合優(yōu)化設(shè)計(jì)，形成門級(jí)網(wǎng)表，再通過布局布線工具即可使用。和軟核相比，固核的設(shè)計(jì)靈活性稍差，但在可靠性上有較大提高。目前，固核也是IP核的主流形式之一。IP固核的設(shè)計(jì)程度則是介于軟核和硬核之間，除了完成軟核所有的設(shè)計(jì)外，還完成了門級(jí)電路綜合和時(shí)序仿真等設(shè)計(jì)環(huán)節(jié)。一般以門級(jí)電路網(wǎng)表的形式提供給用戶。3．硬核硬核在EDA設(shè)計(jì)領(lǐng)域指經(jīng)過驗(yàn)證的設(shè)計(jì)版圖；具體在FPGA設(shè)計(jì)中指布局和工藝固定、經(jīng)過前端和后端驗(yàn)證的設(shè)計(jì)，設(shè)計(jì)人員不能對(duì)其修改。不能修改的原因有兩個(gè)：首先是系統(tǒng)設(shè)計(jì)對(duì)各個(gè)模塊的時(shí)序要求很嚴(yán)格，不允許打亂已有的物理版圖；其次是保護(hù)知識(shí)產(chǎn)權(quán)的要求，不允許設(shè)計(jì)人員對(duì)其有任何改動(dòng)。IP硬核的不許修改特點(diǎn)使其復(fù)用有一定的困難，因此只能用于某些特定應(yīng)用，使用范圍較窄。IP硬核是基于半導(dǎo)體工藝的物理設(shè)計(jì)，已有固定的拓?fù)洳季趾途唧w工藝，并已經(jīng)過工藝驗(yàn)證，具有可保證的性能。其提供給用戶的形式是電路物理結(jié)構(gòu)掩模版圖和全套工藝文件，是可以拿來就用的全套技術(shù)。IP核的提供方式上，通常將其分為軟核、硬核和固核這3類。從完成IP核所花費(fèi)的成本來講，硬核代價(jià)最大；從使用靈活性來講，軟核的可復(fù)用使用性最高。
當(dāng)硬核是以硅片的形式提供時(shí)，就變成了Chiplet。
?什么是“SiP ”？SiP(System-in Package)系統(tǒng)級(jí)封裝是將多種功能芯片，包括處理器、存儲(chǔ)器、FPGA等功能芯片集成在一個(gè)封裝內(nèi)，從而實(shí)現(xiàn)一個(gè)基本完整的功能。與SoC(System on Chip系統(tǒng)級(jí)芯片)相對(duì)應(yīng)。不同的是系統(tǒng)級(jí)封裝是采用不同芯片進(jìn)行并排或疊加的封裝方式，而SoC則是高度集成的芯片產(chǎn)品。SiP可定義為：將多個(gè)具有不同功能的有源電子元件與可選無(wú)源器件，以及諸如MEMS或者光學(xué)器件等其他器件優(yōu)先組裝到一起，實(shí)現(xiàn)一定功能的單個(gè)標(biāo)準(zhǔn)封裝件，從而形成一個(gè)系統(tǒng)或者子系統(tǒng)。SiP中的IC芯片可以垂直堆疊或水平排列，一個(gè)SiP中可以包含很多種芯片，如專門的處理器，DRAM，F(xiàn)lash 等，結(jié)合被動(dòng)元件電阻、電容、電感等都可以封裝在同一個(gè)SiP中，這意味著一個(gè)完整的系統(tǒng)功能單元可以在SiP封裝中建立。SiP解決方案需要多種封裝技術(shù)，如引線鍵合、倒裝芯片、芯片堆疊、基板腔體、基板集成RF器件、埋入式電阻\電容\電感、硅通孔TSV，圓片級(jí)封裝等。SiP 是超越摩爾定律的重要實(shí)現(xiàn)路徑。
?摩爾定律，Chiplet，IP，SiP之間的關(guān)聯(lián)?
摩爾定律逐漸失效之后的日子便被稱為“后摩爾定律時(shí)代”。所謂后摩爾定律時(shí)代，就是業(yè)者不再以追求更大效能的芯片為主要目的，而是強(qiáng)調(diào)多元化與實(shí)用性的原則。也就是說，產(chǎn)品能發(fā)揮實(shí)際效用就是最好的質(zhì)量，也是最具經(jīng)濟(jì)價(jià)值的東西。DARPA的CHIPS（通用異構(gòu)整合和IP重用策略）計(jì)劃贏得了波音、洛克希德、諾斯洛普·格魯門、英特爾、美光、Cadence、Synopsys等公司的支持，用于商業(yè)和軍事/航空應(yīng)用。同樣，SEMI和IEEE也在推廣更快整合的共同路線圖，西門子的Mentor事業(yè)部已經(jīng)建立了一個(gè)可以在這方面提供幫助的SiP封裝流程。
在此基礎(chǔ)上，需要開發(fā)工具和方法，使所有這些都能發(fā)揮作用。雖然較小的芯片相比于較大的芯片有更好的產(chǎn)量，但當(dāng)這些芯片被封裝在一起時(shí)，有許多事情可能會(huì)出錯(cuò)。一個(gè)壞的Chiplet會(huì)殺死整個(gè)SiP封裝內(nèi)的系統(tǒng)。此外，芯片或模組在封裝、測(cè)試甚至運(yùn)輸過程中都可能受到損壞，如果涉及多個(gè)芯片，則損壞的成本會(huì)更高。未來的電腦系統(tǒng)可能只包含一個(gè)CPU芯片(chiplet)和幾個(gè)GPU，這些GPU都連接到這個(gè)Chiplet芯片上，形成芯片網(wǎng)絡(luò)，組成系統(tǒng)。
最后總結(jié)一句話：在后摩爾定律時(shí)代，IP硬核會(huì)逐漸芯片化，形成Chiplet，然后以SiP的形式封裝形成系統(tǒng)，使得摩爾定律繼續(xù)延續(xù)下去，這也是摩爾定律的一次革命。
下載文檔
