基于zedboard的串口使用實例，vivado? ?vitis?2021
[導讀]VivadoML最新版2021下載方法：《安裝Vivado2021.1ML版，編譯時間真的會減少嗎？》今天我們通過zedboard串口使用的實例來簡單介紹vivado和vitis的使用步驟。1，首先打開軟件，新建一個空白工程：createproject2，選擇工程路徑和FPGA型...
Vivado ML最新版2021下載方法：《安裝Vivado 2021.1 ML版，編譯時間真的會減少嗎？》
今天我們通過zedboard串口使用的實例來簡單介紹vivado和vitis的使用步驟。
1，首先打開軟件，新建一個空白工程：create project
2，選擇工程路徑和FPGA型號：zynq-7000系列的xc7z020
3，新建block design，點擊“ ”添加ZYNQ7處理器系統(tǒng)，也就是所謂的PS部分。
4，添加后雙擊進行設置，分別設置串口、時鐘和DDR。
5，點擊run block automation，連接時鐘，點擊validation
6，右擊sources下BD_PS，先generate output products，完成后create HDL Wrapper，完成后點擊左側欄最下面的generate bitstream，產生bit文件。至此，硬件電路就搭建完成了。
7，bit生成后，在左側頂端file下導出Hardware，記得選 include bitstream，然后選擇 .xsa文件的存放位置和名稱。
8，launch vitis IDE，選擇workspace位置，新建platform，選擇之前導出的 .xsa文件。?
9，新建 application project，選擇hello world工程
10，右鍵uart_use，debug as -> debug config，雙擊GDB進行配置
11，打開串口助手（自行查看串口號），打開zedboard開發(fā)板電源，修改程序后編譯，run，從串口助手上看到結果：
12，需要本文工程源文件的請給“軟硬件技術開發(fā)”微信公眾號發(fā)送關鍵詞“hello world”下載，是vivado vitis2021版本的。
更多細節(jié)可以點擊“閱讀原文”查看：
今天我們通過zedboard串口使用的實例來簡單介紹vivado和vitis的使用步驟。
1，首先打開軟件，新建一個空白工程：create project
2，選擇工程路徑和FPGA型號：zynq-7000系列的xc7z020
3，新建block design，點擊“ ”添加ZYNQ7處理器系統(tǒng)，也就是所謂的PS部分。
4，添加后雙擊進行設置，分別設置串口、時鐘和DDR。
5，點擊run block automation，連接時鐘，點擊validation
6，右擊sources下BD_PS，先generate output products，完成后create HDL Wrapper，完成后點擊左側欄最下面的generate bitstream，產生bit文件。至此，硬件電路就搭建完成了。
7，bit生成后，在左側頂端file下導出Hardware，記得選 include bitstream，然后選擇 .xsa文件的存放位置和名稱。
8，launch vitis IDE，選擇workspace位置，新建platform，選擇之前導出的 .xsa文件。?
9，新建 application project，選擇hello world工程
10，右鍵uart_use，debug as -> debug config，雙擊GDB進行配置
11，打開串口助手（自行查看串口號），打開zedboard開發(fā)板電源，修改程序后編譯，run，從串口助手上看到結果：
12，需要本文工程源文件的請給“軟硬件技術開發(fā)”微信公眾號發(fā)送關鍵詞“hello world”下載，是vivado vitis2021版本的。
更多細節(jié)可以點擊“閱讀原文”查看：
下載文檔
