基于FPGA的PCB測試機(jī)硬件電路設(shè)計

　PCB 光板測試機(jī)基本的測試原理是歐姆定律，其測試方法是將待測試點(diǎn)間加一定的測試電壓，用譯碼電路選中PCB 板上待測試的兩點(diǎn)，獲得兩點(diǎn)間電阻值對應(yīng)的電壓信號，通過電壓比較電路，測試出兩點(diǎn)間的電阻或通斷情況。

如何看電路板原理圖

RocketIO及其在高速數(shù)據(jù)傳輸中的應(yīng)用

摘要:在高速電路系統(tǒng)設(shè)計中，差分串行通信方式正在取代并行總線方式 ，以滿足系統(tǒng)對高帶寬數(shù)據(jù)通信的需求。RocketIO是Virtex2 Pro以上系列中集成的專用高速串行數(shù)據(jù)收發(fā)模塊，可用于實現(xiàn)吉比特的數(shù)據(jù)傳輸，適用于多

基于ARM和FPGA的電腦繡花機(jī)控制系統(tǒng)的設(shè)計

電腦繡花機(jī)是隨著計算機(jī)技術(shù)、電子技術(shù)、機(jī)械加工技術(shù)的應(yīng)用發(fā)展而不斷發(fā)展起來的光、機(jī)、電一體化設(shè)備。嵌入式系統(tǒng)的發(fā)展及研究風(fēng)頭正勁，其在數(shù)字機(jī)床、智能控制等方面的應(yīng)用正逐漸改變著傳統(tǒng)的工業(yè)生產(chǎn)和服務(wù)方

高云半導(dǎo)體出貨量累計突破1500萬片，國內(nèi)第一家可提供車規(guī)芯片F(xiàn)PGA廠家

4月12日，高云半導(dǎo)體中國區(qū)銷售總監(jiān)黃俊在FPGA技術(shù)研討會表示，自2017年1月首單批量出貨以來，截至2019年3月底，高云半導(dǎo)體出貨量累計出貨1500萬片，成功進(jìn)入工業(yè)、車載、通信、家電、消費(fèi)及IoT等領(lǐng)域，已有70余家客戶實現(xiàn)了大批量生產(chǎn)，有近300個項目進(jìn)行中。

賽靈思推出Zynq-7000系列的最新成員-Zynq™-7100

21ic訊 賽靈思公司(Xilinx, Inc. ) )今天宣布推出Zynq-7000系列的最新成員-Zynq™-7100 All Programmable SoC。該器件集成了業(yè)界性能最高的數(shù)字信號處理(DSP)功能，可滿足新一代“智能(Smart)”無線

基于CPLD的編碼器解碼接口、PWM輸出方案

引言 　　在數(shù)控機(jī)床或其他數(shù)控設(shè)備中，往往都會用到光柵尺或編碼器等位置傳感部件，用以來測量機(jī)械運(yùn)動部件的實際運(yùn)動位置及速度信息。那么光柵尺或編碼器測量到的數(shù)值，就需要專門的接收部件來處理。一般的編碼器

基于MicroBlaze軟核的 液晶驅(qū)動程序設(shè)計

MicroBlaze嵌入式軟核是一個被Xilinx公司優(yōu)化過的可以嵌入在FPGA中的RISC處理器軟核，具有運(yùn)行速度快、占用資源少、可配置性強(qiáng)等優(yōu)點(diǎn)；液晶顯示器(LCD)具有功耗低、體積小、工作電壓低、壽命長、可以顯示復(fù)雜的文字及圖形等優(yōu)點(diǎn)。本文以信利MPG240128點(diǎn)陣液晶顯示模塊為例，選擇Xilinx公司的Spartan 3E系列FPGA作為控制芯片，介紹嵌入式軟處理器MicroBlaze與液晶顯示模塊的接口和圖形顯示的編程技術(shù)。

基于FPGA的IIR數(shù)字濾波器硬件模塊的設(shè)計

根據(jù)設(shè)計要求，利用Matlab 信號處理工具箱中的濾波器,可以很方便地設(shè)計出符合應(yīng)用要求的未經(jīng)量化的IIR濾波器, 并進(jìn)一步用VHDL 語言加以描述, 通過編譯、功能仿真、綜合和時序仿真之后就可以在 FPGA 上實現(xiàn)了。

基于FPGA的出租車計價系統(tǒng)設(shè)計

摘要：設(shè)計出租車計價系統(tǒng)，運(yùn)用自頂向下的設(shè)計思想，以芯片CycloneⅡEP2C8T144C8為設(shè)計核心，采用QuartusⅡ仿真軟件，對設(shè)計電路的各模塊及整個系統(tǒng)進(jìn)行了EDA仿真驗證。結(jié)果表明，該計價系統(tǒng)具有計時、計費(fèi)、計程和

集成性能最高DSP功能 Xilinx擴(kuò)展Zynq-7000 SoC產(chǎn)品線

賽靈思公司(Xilinx, Inc. )日前宣布推出Zynq-7000系列的最新成員-Zynq™-7100 All Programmable SoC。該器件集成了業(yè)界性能最高的數(shù)字信號處理(DSP)功能，可滿足新一代“智能(Smart)”無線、廣播、

基于軟件測試技術(shù)的FPGA測試研究

基于對FPGA系統(tǒng)失效機(jī)理的深入分析, 提出了軟件測試技術(shù)在FPGA測試中的應(yīng)用, 并分析了其可行性; 通過對比FPGA與軟件系統(tǒng)的異同, 歸納出FPGA特有的測試要求，從而在軟件測試技術(shù)的基礎(chǔ)上針對FPGA的特點(diǎn)進(jìn)行改進(jìn), 形成了一套實用的FPGA測試方法。

基于FPGA的實時中值濾波器硬件實現(xiàn)

針對高清圖像在中值濾波預(yù)處理過程中排序量多、速度慢的特點(diǎn)，提出適合鄰域圖像并行處理機(jī)的分塊存儲方法。在流水線結(jié)構(gòu)下，1個時鐘周期可以并行處理32個3×3鄰域的中值濾波運(yùn)算，實現(xiàn)了高速、實時的1 920×1 080灰度圖像中值濾波器。

電磁兼容性(EMC)要求

編者按：關(guān)于對UPS的EMC的要求，是廣大電源科技工作者所共同關(guān)心的問題。本刊選登國家標(biāo)準(zhǔn)（報批稿）中的部分內(nèi)容，以使從事這方面工作的科技工作者先睹為快。不間斷電源設(shè)備(UPS)第2部分:電磁兼容性(EMC)要求1 概述

EDA的時序圖

時序圖用圖形的方式來表示一個設(shè)計實體的輸入信號和輸出信號之間的時序關(guān)系，它應(yīng)描述各種輸入信號可能出現(xiàn)的各種情形以及對應(yīng)的輸出信號所處的狀態(tài)。從時序圖上，我們可以看出各輸入信號的種類，作用的先后，上升或