摘要：設計了一種DC-DC升壓型開關電源的低壓啟動電路，該電路采用兩個在不同電源電壓范圍內工作頻率較穩(wěn)定的振蕩器電路，利用電壓檢測模塊進行合理的切換，解決了低輸入電壓下電路無法正常工作的問題，并在0．5μm CMOS工藝庫(VthN=0．72 V，VthP=-0．97 V)下仿真。仿真結果表明，在0．8 V低輸入電壓時，通過此升壓型開關電源，可以將VDD升高至3．3 V。
關鍵詞：開關電源；環(huán)形振蕩器；低壓啟動；COMS

0 引言
    各種便攜式電子產品，如照相機、攝像機、手機、筆記本電腦、多媒體播放器等都需要DC-DC變換器等電源管理芯片。這類便攜式設備一般使用電池供電，總能量有限，因此，電源芯片需要最大限度地降低工作電壓，延長電池的使用壽命。傳統(tǒng)DC-DC的工作電壓一般都在1．0 V以上，本文所設計的電路將這一啟動電壓降低至0．8V。

1 電路整體示意圖
    DC-DC升壓型開關電源在低輸入電壓下工作，利用控制電路導通和關斷功率管，在功率管導通時，電感儲存能量；當功率管關斷時，電感釋放能量，對輸出電容充電，輸出電壓升高。當輸入電源低至1．0 V以下，如果DC-DC芯片的驅動電壓取自輸入電源，芯片內部電路就不能正常工作，DC-DC便無法啟動；如果DC-DC芯片的驅動電壓取自輸出電壓，同樣，芯片根本無法啟動及進行任何升壓動作。本文針對輸入電源電壓變化范圍較大，在考慮商業(yè)成本的情況下，設計了2個振蕩器電路：主振蕩器和輔助振蕩器。輔助振蕩器靠輸入電壓供電，0．8 V即能起振，在VDD升至1．9 V以前控制功率管的導通與關斷，使VDD逐步抬升。主振蕩器靠輸出電壓即VDD供電，在VDD升至1．9 V以后以一個較穩(wěn)定的頻率工作，抬升并維持輸出電壓。電路的整體示意圖如圖1所示。該電路包括主振蕩器、輔助振蕩器以及它們的切換電路、帶隙基準電路、PWM比較器、過壓保護電路、過流保護電路等。

2 主振蕩器的設計
    在構想了兩個在兩段不同的電源電壓下工作的振蕩器電路之后，就可以對兩個振蕩器電路分別進行設計。環(huán)形振蕩器因其結構簡單，易于集成，而用于許多集成電路芯片的設計，但其振蕩頻率受電源電壓變化的影響較大，文獻中所提出的方案雖然有較大改善，但它采用了大的集成電阻，這不僅增大了芯片面積，而且集成電阻阻值隨工藝偏差很大，還會進一步增大環(huán)振輸出頻率的不穩(wěn)定性。文獻所提出的改進型環(huán)形振蕩器電路頻率穩(wěn)定度高，適用于電源電壓變化較大的集成電路系統(tǒng)，但它采用了耗盡型MOS管，增加了電路的成本，不利于商業(yè)開發(fā)。本文所設計的主振蕩器采用如圖2所示的環(huán)形振蕩器結構。VC1，VC2分別為過壓保護電路，PWM比較器的輸出信號，MP10和MP11為帶隙基準提供的鏡像電流，合理的控制鏡像電流和電容C1，C2的大小，即能夠使主振蕩器在1．9～8 V的VDD區(qū)間輸出350 kHz左右較穩(wěn)定的振蕩頻率。

[!--empirenews.page--]
3 輔助振蕩器的設計
    文獻中提出的輔助振蕩器電路也采用環(huán)形振蕩器結構，它利用亞閾值導通的原理，使得起振電壓降至0．8 V，但是這個輔助振蕩器在0．8～1．9 V的VDD區(qū)間里頻率變化很大，會在電路啟動階段造成很大的浪涌電流，造成系統(tǒng)的不穩(wěn)定。
    文獻中提出的輔助振蕩器克服了以上缺點，既保證了在0．8 V起振，又避免了振蕩頻率變化過大，但是，在輔助振蕩器關斷之后由于工藝偏差可能會在R，S端出現(xiàn)不確定狀態(tài)，導致功耗過大，并造成后續(xù)電路不能正常工作。本文在文獻的基礎上加以改進，增加M17管，M18管，所設計的輔助振蕩器如圖3所示。

    圖3中，M1～M12是低輸入電壓偏置電流電路，這個電路的主要功能是在低輸入電壓下產生一個恒定的納安級的偏置電流。這一不隨電源電壓變化的偏置電流將為圖3所示的輔助振蕩器提供偏置。M8～M13為啟動電路，M3，M4都工作在亞閾值區(qū)，
   
   
    式中：K=(W／L)M4／(W／L)M3，通過式(5)可以發(fā)現(xiàn)，偏置電流IM1，IM2與輸入電源無關。
    恒流源II和I4對電容C1充放電，該振蕩器的核心模塊是兩個比較器，M21，M22組成COMP1，該比較器閾值較高，為M22管的導通閾值，記為VH=Vth。M22，M23，M24，M25，M26，R2組成COMP2，該比較器閾值較低，記為VL：
   
    SE為輔助振蕩器切換信號，SEB為SE的反信號。當VDD低于1．9 V時，SE為高電平，M17，M18都截止，不影響R，S觸發(fā)器的翻轉，輔助振蕩器工作，開關S1斷開，S2閉合；當VDD高于1．9 V時，SE為低電平，輔助振蕩器關斷，開關S1閉合，S2斷開，M17，M18都導通，R=1，S=0，AUXCLK被鎖定為高電平，既減小了功耗，也避免了輔助振蕩器關斷之后R，S端出現(xiàn)不確定狀態(tài)。

4 電路整體仿真結果與分析
    整體電路在0．5μm CMOS工藝庫(VthN=0．72 V，VthP=-0．97 V)下仿真，仿真條件為VIN=0．8 V，仿真結果如圖4所示。

    從圖4可以看出，電路啟動后，首先輔助振蕩器V(auxclk)起振，VDD逐漸升高，升高至1.4 V時，主振蕩器V(mainclk)起振，但此時只有輔助振蕩信號通過開關S2傳到功率管的柵極，當VDD升高至1．9 V時，輔助振蕩器關掉，主振蕩器信號通過開關S1傳到功率管的柵極，VDD繼續(xù)升高至設定的輸出電壓3．3 V以后，由反饋電路控制主振蕩器的開啟與關斷，來維持這一輸出電壓。

5 結語
    本文針對輸入電源電壓變化范圍較大，設計了兩種結構不同的振蕩器，其在在不同電源電壓范圍內工作的頻率較穩(wěn)定，并利用電壓檢測模塊進行合理的切換，解決了低輸入電壓下電路無法啟動的問題，是一款適用于商業(yè)開發(fā)的DC-DC升壓型開關電源。