引言

本應(yīng)用筆記討論電源管理技術(shù)及計(jì)算C8051F00x和C8051F01x SoC中的功率消耗的方法。很多應(yīng)用系統(tǒng)對功耗有嚴(yán)格的要求，也存在幾種不以犧牲性能為代價的降低功耗的方法。計(jì)算預(yù)計(jì)功耗對于說明系統(tǒng)的供電要求是很重要的。

關(guān)鍵點(diǎn)

供電電壓和系統(tǒng)時鐘頻率對功率消耗有很大影響。

C8051F的SoC有兩種電源管理方式：等待和停止。

功率消耗可以作為系統(tǒng)時鐘、電源電壓和被允許的外設(shè)的函數(shù)來計(jì)算。

降低功耗的方法

CMOS數(shù)字邏輯器件的功耗受供電電壓和系統(tǒng)時鐘（SYSCLK）頻率的影響?？梢酝ㄟ^調(diào)整這些參數(shù)來降低功耗，設(shè)計(jì)者也很容易控制這些參數(shù)。本節(jié)討論這些參數(shù)及它們對功率消耗的影響。

降低系統(tǒng)時鐘頻率

在CMOS數(shù)字邏輯器件中 功耗與系統(tǒng)時鐘（SYSCLK）頻率成正比：

功耗 = CV2f

其中：C是CMOS的負(fù)載電容，V是電源電壓，f是SYSCLK的頻率。

方程1. CMOS功率方程

C8051Fxxx系列器件的系統(tǒng)時鐘可以來自內(nèi)部振蕩器或一個外部時鐘源。外部源可以是一個CMOS時鐘、RC電路、電容、或晶體振蕩器。內(nèi)部振蕩器可提供四個時鐘頻率：2、4、8 和16 MHz 很多不同的頻率可以通過使用外部振蕩器得到。為了節(jié)省功耗，設(shè)計(jì)者必須知道給定應(yīng)用所需要的最高SYSCLK頻率和精度。一個設(shè)計(jì)可能需要一個在器件全部工作時間內(nèi)保持不變的SYSCLK頻率。在這種情況下，設(shè)計(jì)者將選擇滿足要求的最低頻率，采用消耗最低功率的振蕩器配置。典型的應(yīng)用包括串行通信和必須用ADC完成的周期性采樣。

某些操作可能要求高速度，但只是在很短的，斷續(xù)的時間間隔內(nèi) 這種情況在某些時候被稱為"猝發(fā)"操作

在C8051Fxxx中，SYSCLK頻率可在任何時刻改變，因此器件平時可工作在較低的頻率 直到某個需要高速操作的條件發(fā)生。

切換系統(tǒng)時鐘源的兩個例子是：（1）內(nèi)部振蕩器/外部晶體配置，（2）外部晶體/RC振蕩器配置。如果器件偶爾進(jìn)行高速數(shù)據(jù)轉(zhuǎn)換，并使用一個實(shí)時時鐘為數(shù)據(jù)提供時間戳，則一個內(nèi)部振蕩器和外

部晶體的組合將是最理想的，在采樣操作期間應(yīng)使用高速內(nèi)部振蕩器。采樣結(jié)束后，使用一個外部32kHz晶體以維持實(shí)時時鐘。一旦重新需要高速操作，器件將切換到內(nèi)部振蕩器（見圖1）。在應(yīng)用筆記 "AN008 - 實(shí)現(xiàn)一個實(shí)時時鐘"中給出了這種操作過程的一個例子。

圖1. 內(nèi)部振蕩器和外部晶體源配置

全文PDF下載：電源管理技術(shù)及計(jì)算.rar