機控制系統(tǒng)通常要用到A/D轉(zhuǎn)換。根據(jù)輸出的信號格式，比較常用的A/D轉(zhuǎn)換方式可分為并行A/D和串行A/D。并行方式一般在轉(zhuǎn)換后可直接接收，但芯片的引腳比較多；串行方式所用芯片引腳少，封裝小，在ＰＣＢ板上占用的空間也小，但需要軟件處理才能得到所需要的數(shù)據(jù)。

圖1 TLC0834的工作時序圖

１ TLC0834簡介
１．１ TLC0834的主要特點
TLC0834是TI公司生產(chǎn)的８位逐次逼近模數(shù)轉(zhuǎn)換器?具有輸入可配置的多通道多路器和串形輸入輸出方式。其多路器可由軟件配置為單端或差分輸入，也可以配置為偽差分輸入。另外，其輸入基準電壓大小可以調(diào)整。在全８位分辨率下，它允許任意小的模擬電壓編碼間隔。由于TLC0834采用的是串行輸入結(jié)構(gòu)，因此封裝體積小，可節(jié)省51系列單片機I/O資源，價格也較適中。其主要特點如下：

● ８位分辨率；
● 易于和微處理器接口或獨立使用；
● 可滿量程工作；
● 可用地址邏輯多路器選通４輸入通道；
● 單５Ｖ供電，輸入范圍為０～５Ｖ；
● 輸入和輸出與ＴＴＬ、ＣＭＯＳ電平兼容；
● 時鐘頻率為２５０ｋＨｚ時，其轉(zhuǎn)換時間為３２μｓ；
● 可以和美國國家半導體公司的ＡＤＣ０８３４和ＡＤＣ０８３８進行替換，但它內(nèi)部不帶齊納穩(wěn)壓器網(wǎng)絡；
● 總調(diào)整誤差為±１ＬＳＢ。
１．２ 工作特點
TLC0834可通過和控制處理器相連的串行數(shù)據(jù)鏈路來傳送控制命令，因而?可用軟件對通道進行選擇和輸入端進行配置，其控制邏輯表如表１所列。

輸入配置可在多路器尋址時序中進行。多路器地址可通過ＤＩ端移入轉(zhuǎn)換器。多路器地址選擇模擬輸入通道可決定輸入是單端輸入還是差分輸入。當輸入是差分時，應分配輸入通道的極性，并應將差分輸入分配到相鄰的輸入通道對中。例如通道０和通道１可被選為一對差分輸入。另外，在選擇差分輸入方式時，極性也可以選擇。一對輸入通道的兩個輸入端的任何一個都可以作為正極或負極。
通常TLC0834在輸出以最高位（ＭＳＢ）開頭的數(shù)據(jù)流后，會以最低位（ＬＳＢ）開頭重輸出一遍（前面的數(shù)據(jù)流）。其工作時序如圖１所示。
１．３ 引腳功能
TLC0834的引腳排列如圖２所示，其中ＣＨ０～ＣＨ３為模擬輸入端； ＣＳ 為片選端；ＤＩ為串行數(shù)據(jù)輸入，該端僅在多路器尋址時（ＭＵＸ Ｓｅｔｔｌｉｎｇ TIｍｅ）才被檢測；ＤＯ為A/D轉(zhuǎn)換結(jié)果的三態(tài)串行輸出端；ＣＬＫ為時鐘；ＳＡＲＳ為轉(zhuǎn)換狀態(tài)輸出端，該端為高電平時，表示轉(zhuǎn)換正在進行，為低電平則表示轉(zhuǎn)換完成；ＲＥＦ為參考電壓輸入端；ＶＣＣ為電源；ＤＧＴＬ ＧＮＤ為數(shù)字地，ＡＮＧＬ ＧＮＤ為模擬地。

２ 與單片機的接口電路設計
TLC0834與８９Ｃ51單片機的硬件接口電路的電路原理如圖３所示。圖中，單片機的Ｐ１．７接TLC0834的片選信號， Ｐ１．６用于產(chǎn)生A/D轉(zhuǎn)換的時鐘， Ｐ１．５為一個雙向I/O口位，可用于對模擬輸入進行配置及輸出轉(zhuǎn)換所得的數(shù)據(jù)。在這里，模擬信號以單端方式輸入，參考電壓為５Ｖ，即A/D模擬量的輸入范圍為０～５Ｖ。

３ 單片機的軟件設計
該系統(tǒng)在工作時，單片機將通過編程產(chǎn)生串行時鐘，并按時序發(fā)送與接收數(shù)據(jù)位，以完成通道方式／通道數(shù)據(jù)的寫入和轉(zhuǎn)換結(jié)果的讀出。篇幅有限，現(xiàn)以通道０單端輸入模擬信號為例，給出A/D轉(zhuǎn)換的程序：
ＣＬＲ Ｐ１．６ ；清時鐘
ＣＬＲ Ｐ１．５
ＳＥＴＢ Ｐ１．７ ；置片選為高
ＣＬＲ Ｐ１．７ ；置片選為低
ＳＥＴＢ Ｐ１．５ ?１ Ｓｔａｒｔ Ｂｉｔ
ＳＥＴＢ Ｐ１．６
ＣＬＲ Ｐ１．６
ＳＥＴＢ Ｐ１．５ ?１
ＳＥＴＢ Ｐ１．６
ＣＬＲ Ｐ１．６
ＣＬＲ Ｐ１．５ ?０
ＳＥＴＢ Ｐ１．６
ＣＬＲ Ｐ１．６
ＣＬＲ Ｐ１．５ ?０ ＣＨ０
ＳＥＴＢ Ｐ１．６
ＣＬＲ Ｐ１．６ ?通道０，單端輸入
ＳＥＴＢ Ｐ１．６
ＣＬＲ Ｐ１．６
ＳＥＴＢ Ｐ１．５ ?Ｐ１．５由輸出狀態(tài)改
為輸入狀態(tài)
ＬＣＡＬＬ ＡＤＣＯＮＶ
···
···
···
ＡＤＣＯＮＶ： ＭＯＶ Ｒ０?＃０８Ｈ
ＡＤＬＯＰ０： ＭＯＶ Ｃ?Ｐ１．５ ；讀轉(zhuǎn)換結(jié)果
ＲＬＣ Ａ ；累加器Ａ左移，將結(jié)果
逐位移入Ａ中
ＳＴＥＢ Ｐ１．６
ＣＬＲ Ｐ１．６
ＤＪＮＺ Ｒ０?ＡＤＬＯＰ０
ＭＯＶ Ｒ０?＃０７Ｈ
ＡＤＬＯＰ１： ＳＥＴＢ Ｐ１．６
ＣＬＲ Ｐ１．６
ＤＪＮＺ Ｒ０?ＡＤＬＯＰ１
ＳＥＴＢ Ｐ１．６
ＣＬＲ Ｐ１．６
ＳＥＴＢ Ｐ１．６
ＣＬＲ Ｐ１．６
ＳＥＴＢ Ｐ１．７ ；置片選信號為高，
結(jié)束一次轉(zhuǎn)換
ＲＥＴ
轉(zhuǎn)換結(jié)果經(jīng)換算后可轉(zhuǎn)換為十進制數(shù)顯示出來。如在精度要求較高的場合，可以選用位數(shù)更多的串行A/D并取高位數(shù)據(jù)。限于篇幅，該部分程序本文不作介紹。

４ 結(jié)論
本文給出的硬件和軟件均經(jīng)實踐檢驗，并已在某公司的產(chǎn)品上應用，其性價比較高，可大大降低生產(chǎn)成本。