摘 要： 采用VHDL硬件描述語言，以Xilinx公司的FPGA為設計平臺，設計實現(xiàn)了以開源軟核MC8051為核心的控制單元，控制4路SSI協(xié)議模塊的SoPC架構的通信控制器，并對通信控制器進行了功能仿真與驗證。該控制器可靈活進行IP核模塊擴展，并可作為外圍處理機與TI公司TMS320C6000系列DSP進行互連通信，將慢速串行通信任務進行分離，從而減輕DSP的負擔，提高系統(tǒng)的整體性能。
關鍵詞： 同步串行接口；FPGA；MC8051；IP核；DSP

在嵌入式系統(tǒng)應用領域中，需要完成的任務越來越復雜，應用環(huán)境也越來越惡劣，要求嵌入式計算機在體積不斷減小的情況下，具有更強的處理功能和較低的功耗。本文采用FPGA[1]設計技術，利用VHDL硬件描述語言[2]，將4個同步串行接口協(xié)議SSI IP核[3]模塊組成一個功能可擴展的SoPC架構的從通信控制器，從而使主從控制器協(xié)同工作，保證了整個嵌入式系統(tǒng)在通信速度達到技術要求的前提下，能更有效地降低系統(tǒng)功耗與體積。
1 SoPC設計方法
可編程片上系統(tǒng)SoPC(System on Programmable Chip)(或稱基于大規(guī)模FPGA的單片系統(tǒng))是一種靈活、高效的SoC解決方案，將處理器、存儲器、I/O口等系統(tǒng)需要的功能模塊集成到一個PLD器件上，構成了一個可編程片上系統(tǒng)，具有靈活的設計方式(可裁減、可擴充、可升級)，并具備軟硬件在系統(tǒng)可編程功能。
圖1為典型的基于IP核庫的SoPC設計流程，主要是利用軟硬件協(xié)同方法完成整個系統(tǒng)設計。

2 通信控制器架構模塊組成
本文采用了一種全新的SoPC體系結構，整個嵌入式系統(tǒng)主要由主控制器和FPGA(從控制器)兩大功能單元組成，其結構如圖2所示。主控制器選用TI公司的TMS320C6713 DSP，虛框內的電路單元則為所設計的多通道同步通信控制器(也即從控制器)。通過TMS320C6713處理器芯片自帶的EMIF模塊與基于FPGA實現(xiàn)的多通道同步通信控制器進行數(shù)據(jù)交換。基于FPGA實現(xiàn)的從處理器內部選用MC8051 IP軟核來控制和管理4路SSI協(xié)議通信控制器，TMS320C6713與MC8051之間通過雙端口RAM共享數(shù)據(jù)和交換信息，整個系統(tǒng)采用中斷控制方式，實現(xiàn)主/從控制器協(xié)同處理任務。

由圖2可知，該SoPC架構控制器內部可劃分為4大模塊：從處理器MC8051 IP核、4路SSI協(xié)議通信控制器、雙端口RAM和中斷邏輯單元。下面分別對4個主要組成模塊進行介紹。
2.1 從處理器
為了提高同步通信控制器的自主性與靈活性，在FPGA內部嵌入一個微控制器80C51 IP核作為同步通信控制器的核心控制單元。MC8051 IP軟核的特點主要有：指令集與工業(yè)標準的8051控制器兼容；新的體系結構使單片機處理速度提高了10倍；無多路復用I/O端口，實行輸入和輸出接口完全隔離；256 B的內部RAM；最高可達64 KB的內部ROM和最高可達64 KB的外部RAM；容易調整或改變VHDL源代碼實現(xiàn)相關的核擴展功能；可通過VHDL常量進行參數(shù)化設置。
圖3是MC8051 IP核的內部功能結構圖。從圖中可以看到，該IP核包括的子模塊有：算術邏輯單元MC8051_ALU、串行接口單元MC8051_SIU、定時器/計數(shù)器單元MC8051_TMRCTR、核心控制單元MC8051_CONTROL、內部數(shù)據(jù)存儲單元MC8051_RAM、內部程序存儲單元MC8051_ROM和外部數(shù)據(jù)存儲單元MC8051_RAMX。其中，N表示MC8051_SIU和MC8051_TMRCTR兩個單元根據(jù)實際需要可靈活制定的個數(shù)，其范圍值為1～256，可在VHDL代碼中改變參數(shù)C_IMPL_N_TMR的值進行設置。