不是所有便攜式系統(tǒng)都像圖1(參見本系列文章的第二部分)所示的系統(tǒng)這么簡單。圖3給出了可穿戴電子設(shè)備的典型方框圖。由于存在大量功能塊和子系統(tǒng)，設(shè)計復(fù)雜性進(jìn)一步提高。

圖3：手表的高層次方框圖

一個符合邏輯的辦法是將整個系統(tǒng)拆分為不同的子系統(tǒng)，并分析各個子系統(tǒng)的功耗。這也有助于簡化電源域的設(shè)計，從而實現(xiàn)低功耗功能。

顯示和觸摸控制器部分的功耗主要取決于背光驅(qū)動和顯示屏本身。大多數(shù)設(shè)計都針對顯示屏采用基于定時器的超時斷電模式。一般說來，在固定時間T1后，背光會降至50%的占空比，又過了時間T2后，顯示屏?xí)耆P(guān)閉。這時即使是觸摸控制器也可被關(guān)閉或進(jìn)入斷電模式，具體取決于使用情境。這樣，設(shè)計人員就可繪制這個功能塊的電流曲線，進(jìn)而獲得典型電流。

無線控制器(如面向藍(lán)牙的控制器)通常是低功耗的。這種控制器能通過一定方式在高低功耗模式之間切換。無線控制器數(shù)據(jù)表中的典型數(shù)值是我們在不對系統(tǒng)性能分析情況下能獲得的最貼近的功耗估算數(shù)據(jù)。不過我們要記住考慮到器件在不同電源模式之間的占空比。

傳感器電流主要取決于激勵電流和模擬前端(AFE)的功耗。賽普拉斯的PSoC 4等器件擁有ADC等內(nèi)置模擬功能和其它AFE組件，這就使得設(shè)計人員能通過固件命令給不同的功能塊動態(tài)斷電。這種控制和精細(xì)粒度級別可進(jìn)一步提高低功耗設(shè)計的效率。

對涉及多控制器和多工作模式的復(fù)雜設(shè)計而言，在電源電路設(shè)計時要注意適應(yīng)不同的可控電源域。這樣，一個待機電源域上的單個控制器就能有效控制其它域。這種架構(gòu)或許成本會比較高，但卻能保持非常低的功耗。

在明確各個子部分后，可采用以下幾種方法對每個子部分進(jìn)行功耗優(yōu)化：

1. 關(guān)閉調(diào)節(jié)器以關(guān)閉整個子部分

2. 將不使用的外設(shè)進(jìn)行斷電

3. 使用微控制器的低功耗模式降低平均功耗

實現(xiàn)低功耗的最有效方法就是關(guān)閉用于向給定子部分供電的調(diào)節(jié)器。如果某個特殊的子部分不需要長期可用，其功能不具備時間關(guān)鍵性，那么其調(diào)節(jié)器自身可被主機控制器控制。傳感器就是一個很好的子系統(tǒng)例子，當(dāng)系統(tǒng)不運行時可將其關(guān)閉。唯一消耗的漏電流將會是調(diào)節(jié)器的電流。

如果不能將整個子部分?jǐn)嚯姡敲纯煽紤]子部分的各個外設(shè)和組件。舉例來說，在傳感器部分中，可能有些傳感器需要繼續(xù)測量，有些則不需要。假設(shè)有一個測量溫度的熱敏電阻、一個加速計和一個IR傳感器。加速計需要頻繁檢查是否有活動情況，系統(tǒng)的其余部分需要據(jù)此實現(xiàn)喚醒。與此形成對比的是，溫度傳感器和 IR傳感器大多數(shù)時間并不需要工作。下面讓我們談?wù)劅崦綦娮璧募?見圖4)。在本例中，無論是否進(jìn)行測量，電流都會通過熱敏電阻和參考電阻。

圖4：典型的熱敏電阻激勵電路

現(xiàn)在，如果如圖5所示修改熱敏電阻電路，那么當(dāng)傳感器不被采樣時就能避免電流消耗。

圖5：面向低功耗的熱敏電阻激勵

在本例中，引腳配置為強輸出模式(CMOS逆變器)。要測量傳感器輸出時就將引腳驅(qū)動到低電平。這會使熱敏電阻通過NMOS晶體管連接到Vss。唯一需要考慮的額外電阻就是NMOS晶體管的導(dǎo)通電阻，該電阻基本非常低。當(dāng)不需要測量傳感器輸出時，則將引腳驅(qū)動到高電平。這會使熱敏電阻連接到Vdd，從而實現(xiàn)傳感器電路上的電流為零。

由于加速計也不需要隨時被采樣，因此ADC和其它模擬組件(如運算放大器或模擬信號鏈中的參考生成器)可在不需要檢測信號時進(jìn)行斷電。

采用SoC實現(xiàn)此電路時，還有許多其它方法來降低功耗，我們下面將加以介紹。設(shè)想一下圖3所示的系統(tǒng)，LCD控制器可進(jìn)入冬眠模式而主機處理器在感應(yīng)到I2C命令時可將其喚醒。在采用PSoC 4實現(xiàn)電路的情況下，功耗可低至20 nA。

同樣，如果傳感器子部分用低功耗模式實現(xiàn)且將關(guān)閉所有元件，則MCU可在有運動情況下用比較器中斷喚醒。加速計輸出可連接到比較器，確保只要一有運動就能喚醒器件，并觸發(fā)主機處理器的事件。

就基于SoC構(gòu)建的系統(tǒng)而言，還可采用其它技術(shù)來降低平均功耗。舉例來說，所有外設(shè)的時鐘都可設(shè)定為最慢的時鐘頻率，由于動態(tài)功耗與開關(guān)頻率成正比，因此這么做就能節(jié)約耗電。再舉例來說，SoC中的ADC的時鐘頻率通常應(yīng)與所需的采樣率成正比。如果ADC設(shè)置的采樣率高于實際的系統(tǒng)需求，那就會造成不必要的電池負(fù)載。

還有其它一些系統(tǒng)級技巧可用來降低整體功耗。舉例來說，器件輸出可支持較低轉(zhuǎn)換率以降低輻射。不過，較低轉(zhuǎn)換率會導(dǎo)致FET的引腳驅(qū)動級消耗更多電流，因為PMOS和NMOS都會開啟更長的時間。根據(jù)系統(tǒng)允許的輻射量，引腳的轉(zhuǎn)換率高低可進(jìn)行調(diào)節(jié)設(shè)置。

我們選擇的器件如果能提供多種電源模式，而且能實現(xiàn)較高集成度，并對SoC的電源狀態(tài)實現(xiàn)較好控制，這就能簡化低功耗系統(tǒng)的實現(xiàn)過程。根據(jù)應(yīng)用的不同，我們可有效利用不同的電源模式來確保較低的平均電流。雖然時鐘頻率較高會導(dǎo)致高功耗，但CPU暫時高頻工作隨后能更快地讓器件返回休眠狀態(tài)，這其實有助于實現(xiàn)更低的平均功耗。開發(fā)人員應(yīng)考慮整體系統(tǒng)，盡可能避免出現(xiàn)漏電流路徑。