視頻、影像和電信市場的標(biāo)準(zhǔn)推動了異構(gòu)可重配置DSP硬件平臺的使用。在本文中這些平臺包括DSP處理器和FPGA，它們提供的現(xiàn)成硬件解決方案可以解決視頻、影像和電信設(shè)計中的重大難題，同時又不失差異化設(shè)計所需的足夠的可定制性。

市場研究公司Forward Concepts 2005年發(fā)表的一則調(diào)查報告稱，選擇處理器和FPGA的主要標(biāo)準(zhǔn)不是器件本身，而是開發(fā)它們的工具。這一概念對于包含F(xiàn)PGA和DSP處理器的平臺亦應(yīng)成立。


在DSP處理器和FPGA之間，傳統(tǒng)的DSP開發(fā)者通常選擇前者，因為設(shè)計流程是已知的，而異構(gòu)系統(tǒng)的優(yōu)勢則難于評價?？芍匦屡渲玫挠布脚_限制了硬件自由度，設(shè)計流程因此而具有較高的自動化程度。這種自動化消除了設(shè)計的復(fù)雜性，從而在DSP設(shè)計界進一步推廣了硬件解決方案的優(yōu)勢。


DSP硬件平臺的優(yōu)點


FPGA和DSP處理器具有截然不同的架構(gòu)。在一種器件上非常有效的算法，放在另一種器件上卻可能效率非常低。如果目標(biāo)應(yīng)用要求大量的并行處理或最大的多通道流量，那么單純基于DSP處理器的硬件系統(tǒng)就可能需要更大的面積、成本或功耗。一個FPGA協(xié)處理器僅在一個器件上就能提供多達550個并行乘法和累加運算，從而以較少的器件和較低的功耗為許多應(yīng)用提供同樣的性能(如圖1所示)。



圖1：基于FPGA的DSP。



盡管FPGA在處理大量并行數(shù)據(jù)方面出類拔萃，但對于定期系數(shù)更新、決策控制任務(wù)或高速串行數(shù)學(xué)運算這類任務(wù)來說，它們的優(yōu)化程度比不上處理器。此時FPGA和DSP處理器的結(jié)合為許多應(yīng)用提供了制勝的解決方案。


例如，對于采用模式識別技術(shù)的智能攝像機來說，異構(gòu)可重配置DSP平臺就是理想的選擇。FPGA的并行處理能力非常適用于圖像分割和特征提取，而視頻和影像DSP處理器則更適合統(tǒng)計模式分類等數(shù)學(xué)密集型任務(wù)。異構(gòu)系統(tǒng)可以更好地利用流水線和并行處理，這對于獲得高幀速率和低延遲來說至關(guān)重要。


基于異構(gòu)平臺的設(shè)計流程的優(yōu)點


基于異構(gòu)平臺的設(shè)計流程把單獨處理器和FPGA設(shè)計流程采用的設(shè)計自動化概念擴展到整個平臺?；谄脚_設(shè)計的基本原則是剔除基于硬件系統(tǒng)和基于軟件系統(tǒng)的“中間件”。這樣就可以讓缺乏或完全沒有FPGA設(shè)計經(jīng)驗的DSP設(shè)計者能夠評估和利用FPGA協(xié)處理器的性能、成本和功耗優(yōu)勢。


基于平臺的設(shè)計流程應(yīng)能自動生成內(nèi)存映射、軟件接口的頭文件和驅(qū)動程序文件以及硬件的接口和中斷邏輯。整體系統(tǒng)的改動對單個軟件和硬件組件的影響有限(見圖2)。通過這種自動化，開發(fā)者個人不必再掌握設(shè)計FPGA硬件、DSP處理器應(yīng)用代碼以及接口邏輯和軟件所需的龐雜技術(shù)。



圖2：軟硬件接口生成。

設(shè)計FPGA協(xié)處理器


任何給定的技術(shù)中都有多種方法可以實現(xiàn)信號處理算法。算法步驟常常受到目標(biāo)硬件的影響。當(dāng)目標(biāo)是異構(gòu)DSP硬件平臺時，需要分兩步選擇實現(xiàn)方法。你必須首先選擇最合適的硬件器件，然后再確定哪種實現(xiàn)方法適合該器件。


在可重新配置的DSP硬件平臺上，處理器將作為主處理單元并且控制FPGA。而FPGA則用作協(xié)處理器(數(shù)據(jù)傳入DSP處理器進行同步，然后傳出)，或者用作預(yù)處理器或后處理器(數(shù)據(jù)從高速接口傳入)。FPGA的最佳用法取決于系統(tǒng)數(shù)據(jù)速率、格式和運行參數(shù)。


像德州儀器公司的DSP工具包Code Composer Studio就含代碼分析器，用來識別可以下載到FPGA的軟件“熱點”。20%應(yīng)用代碼占用80%可用處理器MIPS的情況并不罕見。


在將FPGA與硬件平臺上獨立的DSP處理器連接時需要一個接口?？芍匦屡渲玫腄SP平臺通常能支持較多通用接口(如德州儀器公司的16/32/64位Tic6x DSP擴展存儲器接口，適用于系統(tǒng)控制和協(xié)處理任務(wù))和較多高速串行接口(如SRIO或視頻接口，用于預(yù)處理和后處理操作)。


系統(tǒng)中加入FPGA協(xié)處理器后，軟件實現(xiàn)就將由算法描述轉(zhuǎn)變?yōu)閿?shù)據(jù)傳遞與函數(shù)控制。對于應(yīng)用軟件開發(fā)者來說，F(xiàn)PGA協(xié)處理器將顯示為一個硬件加速器，可以通過函數(shù)調(diào)用對其進行訪問。


Xilinx解決方案


在MathWorks的Simulink和MATLAB建模環(huán)境的基礎(chǔ)上，Xilinx為FPGA提供了一個完整的DSP開發(fā)環(huán)境。浮點MATLAB中所描述的算法可以用AccelDSP合成到Xilinx FPGA的DSP功能模塊中。System Generator允許用Simulink將這些模塊與一個由90多個經(jīng)Xilinx優(yōu)化的DSP模塊組成的模塊庫結(jié)合，形成完整的基于FPGA的DSP系統(tǒng)。


System Generator支持硬件協(xié)同驗證，用硬件上運行的實現(xiàn)過程取代部分軟件模擬。這樣，您就可以驗證硬件中的實現(xiàn)過程并且加速Simulink的模擬。


現(xiàn)在的System Generator在FPGA協(xié)處理器與德州儀器的DSP處理器之間自動生成基礎(chǔ)架構(gòu)，以這種方式支持基于平臺的設(shè)計。這種支持針對平臺，最初是為Xilinx視頻協(xié)處理套件提供的。System Generator將來的版本將包括對其他平臺的支持。


用這種新型的自動方法，System Generator通過一些叫做“共享存儲器”的特殊模塊在軟硬件之間提供一個抽象層。對于硬件開發(fā)者來說，這種共享存儲器的作用相當(dāng)于FIFO、RAM或寄存器的一個端口。


數(shù)據(jù)傳入和傳出FPGA的操作是通過對應(yīng)用軟件中的一個共享寄存器執(zhí)行一個簡單函數(shù)調(diào)用來完成的，此函數(shù)調(diào)用在System Generator自動生成的驅(qū)動程序文件中予以定義。這個流程還支持中斷生成，以實現(xiàn)處理器和協(xié)處理器之間的有效執(zhí)行。


本文小結(jié)


FPGA的并行處理能力可大大改善視頻、影像和電信應(yīng)用的性能、成本效率和功耗，這些應(yīng)用或者已經(jīng)受益于并行DSP處理，或者受益于需要優(yōu)化的多通道處理。依托基于平臺設(shè)計方法的異構(gòu)可重配置DSP平臺使不熟悉FPGA設(shè)計的傳統(tǒng)DSP設(shè)計者能夠快速評估FPGA協(xié)處理器為其特定應(yīng)用帶來的好處。


作者：Tom Hill

System Generator產(chǎn)品經(jīng)理

Xilinx公司