為基站定制的數(shù)字信號(hào)處理器以及為針對(duì)無線通信設(shè)施(ci)設(shè)計(jì)的其它類型系統(tǒng)定制的數(shù)字信號(hào)處理器通常是市場中速度最快且功能最強(qiáng)大的處理器。但是如果ci系統(tǒng)開發(fā)工程師只考慮raw兆赫，那么他可能會(huì)遺漏針對(duì)ci優(yōu)化的dsp的一些最關(guān)鍵的特征，這些特征會(huì)降低總系統(tǒng)成本、簡化軟硬件設(shè)計(jì)、使設(shè)計(jì)未來幾年都不過時(shí)，并提高其它重要的性能測量標(biāo)準(zhǔn)。最終，對(duì)于設(shè)備制造商及其用戶以及服務(wù)提供商而言，通過通用dsp選擇針對(duì)ci應(yīng)用優(yōu)化的dsp會(huì)產(chǎn)生相當(dāng)大的回報(bào)。 多樣化要求靈活性 　　在實(shí)踐層面上，ci市場的多樣化和流動(dòng)性特點(diǎn)要求設(shè)備制造商在其基本架構(gòu)中進(jìn)行高靈活度的設(shè)計(jì)。例如，全球基站制造商必須提供能夠支持gsm、cdma、umts、edge、中國的td-scdma等各種空中接口的系統(tǒng)。此外，現(xiàn)在正在引進(jìn)范圍更廣的形狀因子。一個(gè)尺寸的基站不再是萬能的。即將上市的最新配置為所謂的“femto”基站，這個(gè)基站很小，足以充當(dāng)家用無線基站。除了femto基站之外，pico、macro和super-macro等形狀因子在如今也很流行。能夠劃算地縮放至任何形狀因子的基站架構(gòu)一定會(huì)使設(shè)備制造商獲得回報(bào)。對(duì)于可擴(kuò)展性而言，針對(duì)ci優(yōu)化的dsp比通用dsp更具優(yōu)勢，這是因?yàn)閏i dsp通常包括rapidio等高可擴(kuò)展性高速串行接口。這種可擴(kuò)展性的一個(gè)例子如圖1所示。 　　板級(jí)架構(gòu)問題還隨著制造商的不同以及ci系統(tǒng)類型的不同有著很大不同。事實(shí)上，特定基站中的單個(gè)電路板可以充當(dāng)截然不同的角色。一些板可能專門用于接收信號(hào)，而另一些板則用來發(fā)射信號(hào)。同一個(gè)系統(tǒng)中的另一個(gè)板可能執(zhí)行系統(tǒng)級(jí)操作管理和網(wǎng)絡(luò)控制。由于這種廣泛的功能范圍，因此系統(tǒng)內(nèi)部電路板拓?fù)淇赡芟嗖詈艽?。環(huán)形結(jié)構(gòu)、網(wǎng)狀架構(gòu)、交換結(jié)構(gòu)、星形和其它拓?fù)湓跇I(yè)內(nèi)都很普遍。 　　覆蓋在所有這些可變因素之上的是新特性、新功能和新業(yè)務(wù)的持續(xù)不斷的發(fā)展以及產(chǎn)業(yè)標(biāo)準(zhǔn)的不斷發(fā)展。沒有一定程度的適應(yīng)性，新的基站設(shè)計(jì)可能在引進(jìn)之后很快就過時(shí)。與比較適合通用信號(hào)處理的普通dsp不同的是，專門針對(duì)基站和其它c(diǎn)i系統(tǒng)優(yōu)化的dsp將具有確保其適應(yīng)不同的空中接口、形狀因子、盒級(jí)架構(gòu)和板級(jí)架構(gòu)以及正在進(jìn)行的開發(fā)的能力。 dsp適者生存 　　通過優(yōu)化其適應(yīng)性，dsp在如今的ci市場中重獲新生。例如，可編程ci dsp具有支持?jǐn)?shù)種空中接口的能力。由此，工程師可以側(cè)重于學(xué)習(xí)一個(gè)或者一系列的復(fù)雜dsp，而不是對(duì)每個(gè)空中接口采用不同的dsp，從而簡化了設(shè)計(jì)制造商的新產(chǎn)品開發(fā)過程。此外，在幾個(gè)基站平臺(tái)中兼容的dsp技術(shù)可以簡化制造商的技術(shù)支持和現(xiàn)場服務(wù)工作。 　　此外，dsp上的輸入/輸出資源對(duì)形狀因子、可擴(kuò)展性及其能夠有效支持的架構(gòu)范圍還有著較深的影響。與許多通常配備以太網(wǎng)和pci express等通用外圍接口的現(xiàn)成的dsp不同的是，針對(duì)ci優(yōu)化的dsp附帶串行rapidio這樣的高速串行接口，這種接口可以用作直接的dsp到dsp互連或芯片到芯片互連，也可以用作背板總線。由于其固有的靈活性和高吞吐率，開放式標(biāo)準(zhǔn)rapidio總線正日益成為下一代基站和其它c(diǎn)i系統(tǒng)中的關(guān)鍵能力。rapidio互連由兩個(gè)或四個(gè)串行線路差分對(duì)組成，每個(gè)差分對(duì)的數(shù)據(jù)速率為3.125gbps，而總潛在吞吐率超過12gbps。由于配置rapidio串行線路的靈活性，平臺(tái)的基本能力可以輕松地通過增加多個(gè)dsp來向上擴(kuò)展，各種架構(gòu)也可以通過重排串行芯片到芯片互連來進(jìn)行配置(如圖2所示)。 　　除了包含rapidio這樣的高速外圍接口之外，用于ci應(yīng)用的dsp還包含選擇的加速器和協(xié)處理器，這些通常是你在現(xiàn)成的dsp中無法找到的。這些協(xié)處理器釋放了dsp內(nèi)核以執(zhí)行其它功能。一般的dsp沒有這些無線加速器，因此將性能級(jí)別較低，并且耗費(fèi)更多的處理周期并需要更多的代碼來執(zhí)行其功能。 　　像obsai/cpri這樣的其它類型的高速接口通常無法在現(xiàn)成的dsp中找到，但是這些接口將在ci應(yīng)用中變得越來越重要，這是因?yàn)樗鼈兲岣吡税迳蟙sp的適應(yīng)性，同時(shí)增強(qiáng)了系統(tǒng)吞吐能力。這些接口主要用于將天線接口數(shù)據(jù)連接至dsp以進(jìn)行基帶處理。

不斷攀升的性能挑戰(zhàn) 　　越來越多的新無線用戶要求設(shè)施系統(tǒng)不斷提高語音和數(shù)據(jù)流量的性能級(jí)別。多年的dsp技術(shù)進(jìn)步已使系統(tǒng)設(shè)計(jì)工程師可以僅僅通過給基站電路板增加更多dsp來提高性能。遺憾的是，這種策略有其局限性。電路板上的物理空間限制了板上可以放置的dsp數(shù)，同一個(gè)電路板上有過多dsp可能引發(fā)由功耗導(dǎo)致的散熱問題?；揪o湊的機(jī)架中的高溫會(huì)迅速降低電子器件的可靠性。 　　與其它多核dsp處理器不同的是，ci應(yīng)用專用的多核dsp加入了節(jié)能機(jī)制，可以最大限度地降低散熱