摘 要: 從調(diào)整電路結(jié)構著手，介紹了一種可變輸出電壓的基準源。這種基準電壓能夠在保持相對較小的電源電壓和溫度敏感度的情況下實現(xiàn)可調(diào)輸出電壓。
關鍵詞：帶隙; 基準源; 可調(diào)輸出

基準源在集成電路應用中非常重要而廣泛。基準電壓的發(fā)展經(jīng)歷了早期的分壓式基準電壓到自舉基準源和穩(wěn)定性較高的帶隙基準源。近年來，采用專門基準源電路來為系統(tǒng)提供參考電壓也越來越廣泛地被應用到高精度、低電壓電路中。通?；鶞孰妷菏请娫措妷汉蜏囟鹊暮瘮?shù)，這導致在應用中基準電壓變得不穩(wěn)定而影響電路工作，嚴重的甚至引發(fā)邏輯混亂和錯誤。傳統(tǒng)的帶隙基準源雖然能產(chǎn)生對VDD和溫度相對穩(wěn)定的基準電壓，但其局限性是其只能產(chǎn)生約1.25 V左右的基準電壓。顯然,固定的基準電壓對于電路設計者而言限制非常大，特別是在功耗要求和核心電壓越來越低的情況下,要想克服上述問題和限制，必須對傳統(tǒng)基準源的結(jié)構有所改進。
1 可調(diào)帶隙基準電路
在改動傳統(tǒng)帶隙基準電路的基礎上得到如圖1所示的電路，由于改進了電路，使得在能不改變傳統(tǒng)帶隙基準的特性（即溫度和電源電壓小相關性）的情況下，輸出可調(diào)。電路共由14個MOS管、4個電阻、2個做二極管使用的三極管組成，主要由偏置電路、啟動電路、強制電流鏡、功能電路、輸出電路五大部分組成。
偏置電路：圖1中M1、M2、M3作為偏置電路，為M4提供偏置電壓，M1、M2、M3的尺寸參照運放中偏置電路的尺寸，故可知M4柵端電壓為1.5 V。

啟動電路：M4為啟動電路，它可以使得基準電路輸出電壓保證不在0點，而穩(wěn)定于所要得到的電壓點。因為由歐姆定律得知的電流電壓特性曲線為一直線，而二極管的特性曲線為一指數(shù)函數(shù)。由電流鏡原理可知， M11和M12源端電壓和兩個管子中流經(jīng)的漏源電流I被強制相等,故當電路工作于穩(wěn)定狀態(tài)時，D2與R1中流過的電流相等，故此時D2的指數(shù)函數(shù)和R1直線函數(shù)必定相交。而指數(shù)函數(shù)和直線函數(shù)的交點有2個，除了工作點外0點也是它們的交點。為了避免電路穩(wěn)定在0點，故需要外加啟動電路。由圖1可知，當電路處于0點時，M4的源端電壓即M9,M10的柵端電壓為0,則VGSM4>VTHM4，M4則會給M9，M10上電，從而使電路離開0點，直到電路穩(wěn)定在工作點。當電路工作在工作點時，M4漏端電壓將高于M4柵端電壓，從而使得VGS降到低于閾值電壓，使得M4關斷，不會影響到正常工作的其他電路。
強制電流鏡：M5、M6、M7、M8、M9、M10、M11、M12共同組成共源共柵強制電流鏡，通過該電路，可以使得流經(jīng)M11和M12的源極電流強制相等，設為I，同時由于共柵的接法，M11和M12遠端電壓也相等。

從(11)式不難看出，其中包含了Vt和VD2這兩個變量，而這兩個變量中Vt為熱電壓具有正溫度系數(shù)，VD2為二極管正向?qū)妷壕哂胸摐囟认禂?shù)，所以只要適當調(diào)配R2和R1的比率即使得I具有0溫度系數(shù)。在鏡電流I使之作用于電阻R3就可以得到一0溫度系數(shù)基準電壓，并且可以通過調(diào)整R3阻值來調(diào)整輸出基準電壓。熱電壓和二極管的溫度系數(shù)如下：

如此就將I化做R1的函數(shù)，只要確定了I，就能求出R1。為了能夠使最終的電阻不至于太大,方便集成，在本電路中工作電流設定為30 μA，把此值代入(14)，利用迭代法可以求出R1約為2.4 kΩ，則R2即為40 kΩ。
輸出電路：輸出電路由M13,M14和R3組成,其中M13,M14和M6,M8共柵，即鏡像了M6、M8中電流I。然后作用于R3,在R3端輸出電壓就得到了可以按使用者需要自由調(diào)節(jié)的基準電壓。
2 仿真結(jié)果
由于是可調(diào)輸出基準，所以本文分別對帶隙基準電路在兩種輸出電壓情況下做了電源電壓仿真和溫度仿真。仿真結(jié)果分別是：圖2為1.25 V輸出時電源電壓對輸出基準電壓的影響,圖3為1.25 V輸出時溫度對輸出基準電壓的影響；圖4為250 mV輸出時電源電壓對輸出基準電壓的影響,圖5為250 mV輸出時溫度對輸出基準電壓的影響。

從圖2可以看出當1.25 V輸出時，基準電壓對VDD的偏差為一個正值：20 mV/V,這個值相對于分壓型電路，偏差值幾乎完全不受電源電壓的影響，達到了設計要求。從圖3可以看出，基準電壓對溫度的偏差為負溫度系數(shù),為-1.37 mV/℃。
同樣,當250 mV輸出時對VDD的偏差為20 mV/V，這個值和1.25 V輸出時對電源電壓偏差值匹配良好，即說明本設計不論輸出基準是多少伏，基準電壓受VDD影響是一個定值。而基準電壓在250 mV輸出時對溫度的偏差為一個負值,為-0.29 mV/℃。這個值較1.25 V輸出時降低了很多，說明此電路當輸出基準越小時，得到的溫度特性越好。
從仿真結(jié)果可以看出輸出電壓穩(wěn)定性良好，滿足本設計要求。
本設計是在傳統(tǒng)帶隙基準電壓源理論的基礎上，對電路進行改進而得到的高精度、輸出可調(diào)的基準電壓源，在設計電路中增加了啟動電路。仿真結(jié)果顯示該設計溫度系數(shù)高，可輸出不同范圍穩(wěn)定的基準電壓，達到了預期的設計目標。
參考文獻
[1] RAZARI B. 模擬CMOS集成電路設計[M].北京：清華大學出版社，2004.
[2] 艾倫B，格里本.雙極與CMOS模擬集成電路設計[M].上海：上海交通大學出版社，2007.
[3] DONALD A neamen. Semiconductor Physics And Devices[M].Beijing:Tsinghua publish house, 2003.
[4] RAZAVI B, MCGRAW H. Design of analog CMOS integrated circuits[M].2001.
[5] ALLEN P E, HOLBERG R. CMOS analog circuit design 2nd ed[M]. Beijing: publishing House of Electronics Industry, 2003.帶隙; 基準源; 可調(diào)輸出