目前在全球半導(dǎo)體產(chǎn)業(yè)領(lǐng)域，有業(yè)界人士認(rèn)為2.5D先進(jìn)封裝技術(shù)的芯片產(chǎn)品成本，未來可望隨著相關(guān)產(chǎn)品量產(chǎn)而愈來愈低，但這樣的假設(shè)可能忽略技術(shù)本身及制造商營運管理面的諸多問題與困境，可能并非如此容易預(yù)測新興封裝技術(shù)產(chǎn)品的未來價格走勢。

據(jù)Semiconductor Engineering網(wǎng)站報導(dǎo)，隨著2.5D先進(jìn)封裝技術(shù)進(jìn)行測試，來自芯片制造商及設(shè)備供應(yīng)商最普遍的聲音，即認(rèn)為用來在封裝技術(shù)中連結(jié)各類晶粒的中介層(interposer)成本太高，或是認(rèn)為光罩成本高到無法以14納米或16納米制程，開發(fā)復(fù)雜的平面式(planar)系統(tǒng)單芯片(SoC);或是認(rèn)為矽絕緣層金氧半電晶體元件(FD-SOI)比28納米空白矽晶圓(Bulk Silicon)還貴等。

但上述觀念可能有些誤導(dǎo)，即使更復(fù)雜的SoC有一定程度增加生產(chǎn)成本，但實際上也有部分節(jié)省成本之處，有些甚至還可以大幅節(jié)省成本開支。隨著第二代高頻寬存儲器(HBM2)的推出，其不論價格、效能及功率均低于DRAM，外觀尺寸同樣明顯較小。

對此，SK海力士(SK Hynix)技術(shù)行銷資深經(jīng)理Kevin Tran指出，4顆芯片堆疊、采2.5D封裝技術(shù)的HBM2存儲器大致相當(dāng)于DDR4顆粒，更重要的是增加了頻寬、外型尺寸更小、更省電且延遲時間更低等優(yōu)勢。因此隨著這類新興存儲器量產(chǎn)，可望見到類似過去DRAM般的市場價格下滑趨勢。

不過，是否HBM存儲器在未來真的可望見到價格下滑趨勢，可能仍有些值得探究之處。首先，當(dāng)前已較難將不同的存儲器技術(shù)拿來做規(guī)格類比，在HBM存儲器技術(shù)可能采用不同架構(gòu)設(shè)計等情況下，實在已無法如此輕易就將不同存儲器技術(shù)規(guī)格拿來比較。

其次，成本變化的課題也并非如此單純，因這不單只有存儲器或中介層的成本，更重要的是要看各家芯片制造商如何將生產(chǎn)成本配置于公司旗下不同部門。如今芯片制造商已較少投入經(jīng)費在了解應(yīng)如何調(diào)整更多基本業(yè)務(wù)流程，而是更專注于讓工程師在整個設(shè)計流程中，也具備諸如軟體、前后端硬體等的技術(shù)知識。

因此從業(yè)界2.5D及扇出型(fan-outs)封裝技術(shù)導(dǎo)入來看，體積較小的芯片顯然有著較佳的良率，即使組合起來的成本較高，所以這也是為何賽靈思(Xilinx)及Altera開始開發(fā)2.5D芯片的理由。

如果在調(diào)整功耗及散熱問題等設(shè)計面向上，能夠花費更少成本開支，則用于設(shè)計、開發(fā)及制造這類2.5D芯片的整體投入成本，應(yīng)可望持續(xù)下降。

但即使過去幾年全球半導(dǎo)體產(chǎn)業(yè)持續(xù)進(jìn)行整并，這樣的整合趨勢也無助于上述2.5D封裝技術(shù)芯片開發(fā)整體成本的下降，因?qū)嶋H上若要整合技術(shù)及工程資源實已有不小難度，要將各業(yè)務(wù)端做整合更是困難重重。

因往往在大型系統(tǒng)業(yè)者內(nèi)部，業(yè)務(wù)流程比正在開發(fā)的產(chǎn)品還要復(fù)雜，調(diào)整的速度往往也比技術(shù)端來得慢上許多。因此若能就這塊領(lǐng)域進(jìn)行改善，或許較有助真正改善成本支出規(guī)模與結(jié)構(gòu)。