TI的SAR-ADC方面資深應用工程師Rafael曾說過，SAR-ADC應用電路設計重點的70%-80%應放在基準源電路的設計。然而工程師們時常把基準源的電路的設計忽略。

這個問題常常被忽略的原因可能來源于我們大學期間的教材。眾多《數(shù)子電路基礎》教材中，一般都沒有給出SAR-ADC內(nèi)部的電容網(wǎng)絡結(jié)構(gòu)，《模擬電路基礎》教材也很少討論基準源。然而在SAR-ADC設計時基準源的電路設計是至關重要的。簡單理解，基準都不精確、干凈、穩(wěn)定，就不用指望轉(zhuǎn)化出來的結(jié)果會精確。下面從ADC的內(nèi)部結(jié)構(gòu)和基準電路的設計要點，來說明基準源設計的重要性，并給出支持16bits SAR-ADC的基準電路設計。

下圖是SAR型ADC的內(nèi)部原理簡圖，SAR-ADC在采樣過程中輸入引腳AIN要對內(nèi)部的采樣電容充電。而轉(zhuǎn)化過程中，Vref基準源引腳要對轉(zhuǎn)化電容網(wǎng)充電。簡而言之SAR-ADC的采樣保持和量化過程，都是有對內(nèi)部電容的充電過程。讀過相關文章“Design SAR-ADC Driver Cirtuitry”工程師，都會深刻理解SAR-ADC驅(qū)動電路后，ADC輸入引腳電容的重要性。原因是在采樣保持過程中SAR-ADC采樣電容會從輸入引腳AIN驅(qū)動電容上抽取電荷。

常被忽略的地方是，整個采樣轉(zhuǎn)化周期里，SAR-ADC需要從信號電路中抽取一次電荷，而要從基準源REF中抽取N次電荷(N等于ADC的位數(shù))，而且抽取的周期更短(一個轉(zhuǎn)化時鐘的周期)。這就要求基準源在整個轉(zhuǎn)化過程中，能夠更快的給轉(zhuǎn)化網(wǎng)絡電容充電，并且保持基準源的恒定。確切的說比信號驅(qū)動電路的要求更高。下圖是一個基準源設計不良時，轉(zhuǎn)化過程中的基準源引腳電壓，由示波器測得。由圖可知，每個轉(zhuǎn)化時鐘周期，ADC都要從基準源上抽取電荷，并且要求恢復時間極短。

看了上圖中基準源引腳上的電壓在采樣過程中的變化，我們會深刻的理解到SAR-ADC的基準源引腳穩(wěn)定的重要性。我們總不希望在SAR-ADC轉(zhuǎn)化的MSB位時，基準電壓是2.500V，到LSB位時，就變成了2.498V。

下圖一個典型的基準源連接ADC的電路。這個電路適合于給8-14倍的ADC提供基準。我們多數(shù)情況下，會關注基準源的初始精度，但這個精度是可以通過軟件或硬件調(diào)整的。SAR-ADC的基準電路設計有很多更值得關注的地方。如引腳電容，這個電容是給內(nèi)部的轉(zhuǎn)化網(wǎng)絡提供電荷，至關重要，但常被忽略。