晶圓代工領(lǐng)域10nm已成分水嶺，隨著英特爾的10nm制程久攻不下，聯(lián)電和格芯相繼擱置7nm及以下先進(jìn)制程的研發(fā)后，10nm以下的代工廠中只有三星在繼續(xù)與臺積電拼刺刀。

10nm以上的晶圓代工市場則繼續(xù)由臺積電、英特爾、格芯和三星分食，而大陸最大晶圓代工廠中芯國際目前的14nm已進(jìn)入客戶導(dǎo)入階段，預(yù)計(jì)最快明年量產(chǎn)，屆時(shí)也會憑借14nm工藝進(jìn)入晶圓代工的第二梯隊(duì)中去。

務(wù)實(shí)的臺積電

10nm以下的先進(jìn)制程，臺積電和三星采取了不同的策略。

在7nm技術(shù)路線的選擇上，臺積電務(wù)實(shí)地在第一代放棄EUV(極紫外光刻)技術(shù)，同時(shí)馬上整合扇出封裝技術(shù)提升可靠度，最終使得自己的進(jìn)度超越三星，從而贏下包括華為、AMD、蘋果等一眾關(guān)鍵客戶。與之前的10nm FinFET制程相比，臺積電的7nm FinFET實(shí)現(xiàn)了1.6倍的邏輯密度和20%的速度提升，以及40%的功耗減少。

在第二代7nm工藝(CLNFF+/N7+)，臺積電首次應(yīng)用EUV，不過僅限四個(gè)非關(guān)鍵層，以降低風(fēng)險(xiǎn)、加速投產(chǎn)，也借此熟練掌握ASML的新式光刻機(jī)Twinscan NXE。相較于第一代7nm DUV，臺積電表示能將晶體管密度提升20%，同等頻率下功耗可降低6-12%。

除了在市場上風(fēng)生水起的7nm技術(shù)，臺積電的5nm工藝也已被提上日程，明年四月將進(jìn)行風(fēng)險(xiǎn)性試產(chǎn)。臺積電指出，5nm制程光是人工與知識產(chǎn)權(quán)的授權(quán)費(fèi)用，加起來的總合成本就高達(dá)2到2.5億美元

激進(jìn)的三星

三星的策略是直入主題，搶進(jìn)EUV技術(shù)加持的7nm。

目前三星的7nm LPP(Low Power Plus)制程已進(jìn)入量產(chǎn)階段，并在工藝中成功應(yīng)用極紫外光(EUV)微影技術(shù)。7nm LPP工藝相比上一代10nm FinFET的面積減少了40%，性能提升20%，耗電減少50%，消耗的掩膜也減少了20%，因此，采用三星7nm工藝的客戶可以減輕設(shè)計(jì)和費(fèi)用方面的負(fù)擔(dān)。

另外，位于韓國華城市的S3廠EUV產(chǎn)線已初步投產(chǎn)，三星計(jì)劃2020年將再新設(shè)一條EUV產(chǎn)線，以服務(wù)高需求客戶。預(yù)計(jì)三星的7nm LPP工藝的大規(guī)模投產(chǎn)會在明年下半年開始，而7nm EUV的加強(qiáng)版——6nm制程，計(jì)劃在2020年以后出現(xiàn)。

難產(chǎn)的英特爾

埋頭苦干的英特爾對于三星和臺積電的這場較量也只能望塵興嘆。

英特爾10nm持續(xù)難產(chǎn)主要原因是過于堅(jiān)持整合的模式，不同于對手選擇ARM架構(gòu)，英特爾堅(jiān)持利用制造能力創(chuàng)造更有效率的x86芯片。而在非通用處理器部分，英特爾GPU為Larrabee架構(gòu)，一樣是基于 x86 的圖形芯片，但卻沒有考量到不同應(yīng)用環(huán)境所需GPU的性能差異。

盡管英特爾曾表示自己的10nm工藝遠(yuǎn)超遠(yuǎn)超友商臺積電和三星的7nm，但實(shí)際拿出的基于Cannon Lake的 Core i3-8121U連核顯都沒有，同頻性能和能耗比甚至不如目前的14nm。