聯(lián)電(2303)與全球半導體設計及電子系統(tǒng)軟體暨IP領導大廠新思 (Synopsys)共同宣布，聯(lián)電已于28奈米制程平臺驗證新思的IC Validator實體驗證產(chǎn)品。雙方共同客戶現(xiàn)已享有In-Design實體驗證的IC Validator所提供之好處，可放心采用該完全符合聯(lián)電制程精確與完整性要求的工具與程式執(zhí)行檔。


聯(lián)電矽智財開發(fā)與設計支援副總王國雍表示，聯(lián)電承諾提供最新的設計支援資源，以協(xié)助簡化客戶實現(xiàn)矽晶片的過程。此次聯(lián)電與新思在IC Validator上的合作，可使客戶在采用聯(lián)電最尖端的28奈米制程進行設計時，能夠擁有高度可靠的驗證工具資源。聯(lián)電并期待與新思在未來將能持續(xù)合作，推出可更充分滿足雙方客戶需求的解決方案。

隨著制程技術的發(fā)展，實體驗證工具也面臨與日俱增的挑戰(zhàn)，需要驗證的設計規(guī)則數(shù)量及復雜度皆大幅增加。在此趨勢之下，晶片設計公司亟需能助其因應全新挑戰(zhàn)的高效能創(chuàng)新實體驗證工具。IC Validator是一套涵蓋所有實體驗證任務的全方位解決方案，包括DRC、LVS、電性法則檢驗(ERC)以及金屬填充。舉凡從事類比設計到全球最先進數(shù)位晶片設計的公司，均有越來越多客戶因為IC Validator具備的尖端架構與多核可微縮性特性，而選用其作為簽核工具。

聯(lián)電已與新思在65奈米、55奈米與40奈米制程等世代建立合作關系，提供IC Validator的設計驗證支援，而現(xiàn)在雙方的合作關系則進一步擴展至最先進的28奈米制程平臺。聯(lián)電表示，其28奈米制程適用于需要最高效能與最低漏電流的應用產(chǎn)品，采用HKMG制程技術，可提供優(yōu)異效能。

聯(lián)電說明，其28奈米HKMG制程當中的高效能低功耗(HLP)選項，相較Poly/SiON制程，則可強化20%的效能，適用于可攜式應用及消費電子產(chǎn)品；而高效能行動運算(HPM)選項則適用于講究速度與功耗的產(chǎn)品。多家聯(lián)電客戶的晶片產(chǎn)品，現(xiàn)已正采用28奈米制程量產(chǎn)中。

新思設計事業(yè)群產(chǎn)品行銷副總Bijan Kiani表示，對于采用IC Validator的客戶，新思承諾致力于提供最廣泛的晶圓專工制程供其選用。而新思也指派了專任技術團隊，與聯(lián)電及其他晶圓專工領導廠商并肩合作，為雙方客戶提供快速而可靠的驗證解決方案。展望未來，新思也期待與聯(lián)電在次世代尖端制程上繼續(xù)攜手合作。