2014年3月4日—Mentor Graphics（NASDAQ：MENT）今天宣布，為對基于圖形的測試規(guī)范標準的標準化問題進行研究，公司已提議成立新的Accellera標準委員會。為深化此項工作，Mentor Graphics公司將把其現(xiàn)有的基于圖形的測試規(guī)范格式作為技術(shù)捐贈奉獻出來，以啟動標準化工作。

“Mentor Graphics公司基于圖形的規(guī)范化技術(shù)，以其快速徹底的覆蓋設(shè)備狀態(tài)空間能力，為驗證領(lǐng)域帶來了惹人注目的新價值，”SyoSil咨詢公司的 所有人兼總經(jīng)理 Peter Jensen 說。“這樣，我們便可以在模塊級采用UVM（通用驗證方法學）進行傳統(tǒng)的覆蓋率驅(qū)動驗證和在系統(tǒng)級采用嵌入式C測試程序進行智能軟件驅(qū)動驗證時，采用統(tǒng)一的基于圖形的描述?！?BR>
“采納最先進的功能驗證方法學在電子設(shè)計和驗證效率的最大化方面是至關(guān)重要的。通過采用基于圖形的測試技術(shù)，我們看到客戶的生產(chǎn)率實現(xiàn)了10倍增加，”Mentor Graphics 副總裁兼設(shè)計驗證技術(shù)部總經(jīng)理 John Lenyo 說?！案鶕?jù)客戶反饋，我們正在推進有關(guān)標準事宜的提議和推動工作，這不僅可為很多客戶帶來顯著收益，而且還打開了技術(shù)創(chuàng)新的大門?！?BR>
基于圖形的測試規(guī)范的諸多益處
基于圖形的測試規(guī)范可一舉三得。首先，它可使編寫和調(diào)試測試用例的時間壓縮50%或以上。對于現(xiàn)有的基于約束的 SystemVerilog UVM 測試來說，驗證工程師可利用基于圖形的規(guī)范格式來描述完全相同的測試空間，不但代碼行數(shù)不到原來的一半，而且還無需對測試意圖進行任何修改。這也意味著測試代碼本身的錯誤的數(shù)量有效減少，驗證工程師可將注意力從調(diào)試測試代碼轉(zhuǎn)移到調(diào)試設(shè)計上來。

其次，基于圖形的測試規(guī)范格式支持多種設(shè)計語言和多種驗證環(huán)境，可復用到設(shè)計意圖和驗證引擎中。無論對于用于模塊級仿真的 SystemVerilog UVM 測試環(huán)境，還是對于用于系統(tǒng)級仿真的嵌入式C測試程序來說，均可采用相同的基于圖形的測試規(guī)范。此外，它還可用于為微處理器指令集的驗證生成指令，甚至還可用在 FPGA 原型設(shè)計和芯片驗證等目標硬件上。

第三，借助基于圖形的測試規(guī)范的抽象性，在工具實施階段，可根據(jù)驗證需求采用不同的方法來應(yīng)用該測試規(guī)范。比如，在驗證項目的早期階段，可根據(jù)基于圖形的測試規(guī)范對某工具下達相關(guān)指令，以系統(tǒng)化的方式來執(zhí)行該測試規(guī)范，從而快速提升功能覆蓋率。在后期，可對該工具下達相關(guān)指令，以完全隨機的方式來執(zhí)行該測試規(guī)范，從而為回歸測試的仿真集群（simulation farm）產(chǎn)生浸泡測試激勵。

Mentor Graphics公司對基于圖形的測試規(guī)范標準工作所做貢獻
對于驗證來說，基于圖形的規(guī)范格式并非新鮮事物。它以標準的巴科斯—諾爾范式(BNF)為基礎(chǔ)，在IBM的倡導下，已在多家公司的自動化編譯器測試中得到應(yīng)用。其天然基本架構(gòu)與典型的設(shè)計規(guī)范結(jié)構(gòu)高度相似，需求映射簡單明了。 Mentor Graphics公司捐贈了經(jīng)過擴展的基于圖形的規(guī)范格式，使得所有的標準環(huán)境，以及包括Verilog、VHDL、SystemVerilog、e、SystemC、C/C、匯編碼等在內(nèi)的各種語言均支持 VLSI 設(shè)計驗證。