為數(shù)字消費、家庭網絡、無線、通信和商業(yè)應用提供業(yè)界標準處理器架構與內核的領導廠商美普思科技公司攜手Open-Silicon, Inc.和 Dolphin Technology 流片成功典型條件下超過 2.4GHz 的高性能 ASIC 處理器。這一針對臺積電參考流程簽核條件時序收斂評估的成果，將成為有史以來最高頻率的 ASIC 處理器之一，彰顯了公司構建基于高性能處理器系統(tǒng)的業(yè)界領先技術。這種高性能 ASIC 處理器是 65nm 的后續(xù)測試芯片，1.1GHz 的測試芯片是去年年底由 Open-Silicon 和MIPS 科技公司攜手推出的。
該器件內置了MIPS32 74Kf 處理器內核，它是一款采用高性能集成浮點單元（FPU)、DSP 擴展、32K L1 指令及 32K L1 數(shù)據(jù)緩存和片上 8K PDtrace 內存緩沖器的超標量、無序 （Out of Order, OoO）CPU。MIPS32 74K 內核是一款有 15 級流水線的完全可合成、可授權 IP 內核，可實現(xiàn)最高頻率，并廣泛應用于高端數(shù)字消費設備、機頂盒和家庭網絡解決方案。與前一代 65nm 設計相同，RTL 設計是由 MIPS 完成，采用 Dolphin 存儲器，部署是由 Open-Silicon 完成的。臺積電采用 CyberShuttle 原型方案構建了制造設備。
為了最大限度提高性能，Open-Silicon 采用其 CoreMAX 技術擴展了特定設計庫。為了實現(xiàn)該設計，Open-Silicon 創(chuàng)建了159 個新的 LVt 單元、147 個 RVt 和 147 個 HVt 單元，專門優(yōu)化 MIPS 74Kf 內核和 FPU 內的關鍵路徑。其他先進的物理設計技術包括 Open-Silicon 經驗豐富的處理器布局、采用有用偏移（useful skew)的時鐘樹合成和時序驅動布局優(yōu)化。Cadence EDA 布局工具被用來實現(xiàn)物理設計。
Open-Silicon 的總裁兼首席執(zhí)行官 Naveed Sherwani 博士表示：“Open-Silicon、MIPS 科技公司和 Dolphin Technology 合作開發(fā)了目前為止最快的 ASIC 處理器，彰顯了我們的聯(lián)合設計能力和模型優(yōu)勢。處理器性能優(yōu)化是新一代衍生 SoC 和 ASIC 的重要要求。我們將繼續(xù)投資于我們包括 MAX 技術的處理器設計能力，為我們的客戶提供最佳的定制芯片?！?br /> MIPS 科技公司總裁兼首席執(zhí)行官 Sandeep Vij 表示：“我們廣泛授權的應用于數(shù)字家庭、寬帶和無線網絡市場的 74K 內核提供了唯一具有 15 級流水線的可授權 CPU IP 內核，并提供了我們目前的產品組合中最高的單核性能。74K 內核是在 40nm 測試芯片上展現(xiàn)最高端性能的理想選擇。我們非常高興在 MIPS 科技公司、Open-Silicon 和 Dolphin 的共同努力下，實現(xiàn)了超過 2.4 GHz 的性能。我們相信這一設計成果在 40nm 甚至 28nm 工藝的其他 IP 上也具有頻率優(yōu)勢?！?br /> Dolphin Technology 的首席執(zhí)行官 Mo Tamjidi 表示：“Dolphin Technology 十六 年多來一直是硅 IP 的領先供應商，一直致力于幫助我們的合作伙伴和客戶實現(xiàn)甚至超越他們的設計目標。在 40nm 工藝下實現(xiàn)超過 2.4 GHz 的性能彰顯了Dolphin、MIPS 和 Open-Silicon 團隊豐富的經驗?！? 0 0