在低功耗、嵌入式等領(lǐng)域，ARM架構(gòu)所向披靡，但是近年來開源的RISC-V架構(gòu)處理器開始顯露頭角，西數(shù)就是大力推動RISC-V開源處理器架構(gòu)的重要力量之一，他們早前公布的RISC-V愿景中就是希望將SSD、硬盤等產(chǎn)品所用的10億個芯片全面轉(zhuǎn)向RISC-V開源架構(gòu)，日前西數(shù)首發(fā)了SweRV SSD主控芯片，這是一款28nm工藝1.8GHz主頻的高性能SSD主控芯片。

相比ARM指令集，RISC-V的歷史很短，2010年誕生于加州大學伯克利分校，當時的Krste Asanovic教授希望尋找一個合適的CPU指令架構(gòu)，但X86架構(gòu)復雜臃腫、ARM架構(gòu)需要授權(quán)費、開源的OpenRISC架構(gòu)又太老舊了，所以他最終決定自己做個開源CPU架構(gòu)，在2015年最終成立了RISC-V基金會，專門推動RISC-V發(fā)展，現(xiàn)在的RISC-V基金會成員也擴大到了80多人，包括Google、HP、西數(shù)等公司都開始支持RISC-V架構(gòu)。

西數(shù)目前的SSD及HDD硬盤主控芯片多是Marvell提供的，芯片內(nèi)核是ARM的Coretex系列，但是西數(shù) 去年就公布過RISC-V路線圖，未來會在這些領(lǐng)域用RISC-V架構(gòu)的處理器取代ARM處理器，西數(shù)每年大約使用10億顆芯片，未來這些芯片都會從ARM轉(zhuǎn)向RISC-V體系。

西數(shù)現(xiàn)在推出的是SweRV SSD主控芯片，雙向超標量設計，32位9級流水線內(nèi)核，運行速度為4.9 CoreMarks/MHz，基于28nm工藝，頻率1.8GHz。除了閃存主控、SSD等領(lǐng)域之外，SweRV還會用于物聯(lián)網(wǎng)、工控、安全處理器等領(lǐng)域。