Altera和Micron公司近日聯(lián)合推出用于FPGA的DDR400 SDRAM DIMM接口產(chǎn)品，該產(chǎn)品內(nèi)置有DQS進行相位變換。

    Stratix 和Stratix GX 中的DQS可以容易地將輸入信號相位移90度。此外，Stratix 和Stratix GX還包含：I/O端的6寄存器，SSTL 和DDR SDRAM的標準I/O接口，時鐘管理的PLL和魯棒性好的時鐘傳輸機制將時鐘偏移減到最小。

    Altera的 Stratix 和Stratix GX DDR SDRAM 接口和DIMMs在最差環(huán)境下的運行速率達400 Mbps。另外，用戶可以使用兩個DDR樣本板進行測試：PCI開發(fā)包和Stratix GX開發(fā)包，前者基于DDR400 SODIMM接口，后者基于DDR400 DIMM。這兩種開發(fā)包都和Altera的DDR SDRAM控制IP評估版一起配送。

    Altera公司的DDR SDRAM控制IP已證實使用Denali MMAV，并免費提供Denali MMAV評估版模型。