2012年IC設(shè)計業(yè)銷售額將達到680.45億元，同比增長8.98%。中國大陸IC設(shè)計業(yè)在全球產(chǎn)業(yè)中的地位得到進一步鞏固，在美國和我國臺灣地區(qū)之后繼續(xù)保持第三位。

在近日舉辦的2012中國集成電路設(shè)計業(yè)年會暨重慶集成電路創(chuàng)新發(fā)展高峰論壇上，中國半導(dǎo)體行業(yè)協(xié)會集成電路設(shè)計分會理事長魏少軍指出，我國IC設(shè)計業(yè)在這一年里取得了較好的成績，表現(xiàn)為產(chǎn)業(yè)規(guī)模保持增長、發(fā)展質(zhì)量繼續(xù)改善、競爭能力有所提升、企業(yè)效益明顯改觀。

深度廣度并行

通信、智能卡、計算、多媒體、模擬、功率、導(dǎo)航、消費類等是目前中國大陸IC設(shè)計業(yè)的十大關(guān)注市場。由于中國大陸設(shè)計業(yè)有自身的特點，需要聯(lián)合上下游企業(yè)的立體策略滿足多元化需求。

在工藝的選擇上，聯(lián)華電子股份有限公司亞洲銷售服務(wù)處、市場行銷處副總經(jīng)理王國雍并不認同業(yè)界在追求先進制程。他指出，目前采用28nm制程的半導(dǎo)體廠商不超過兩成，還有80%的客戶仍停留在成熟工藝階段。TSMC中國業(yè)務(wù)發(fā)展副總經(jīng)理羅鎮(zhèn)球也對記者表示，中國大陸IC市場的需求是提供相對完整的功能，并且客戶能支付得起。假若都采用先進工藝開發(fā)處理器，美國公司設(shè)計主頻能達到2G、我國臺灣地區(qū)能達到1.7G，中國大陸只能做到1.5G，但消費者應(yīng)用時感受相差不多。因此，中國大陸IC企業(yè)采用適當(dāng)?shù)墓に嚱M合成適當(dāng)?shù)漠a(chǎn)品，也會快速成長。

隨著IC設(shè)計進入到了SoC時代，90%以上需要IP授權(quán)，或者通過自有IP進行集成設(shè)計。

Synopsys(新思)公司全球副總裁兼亞太區(qū)總裁潘建岳認為，目前中國大陸IC業(yè)在追趕國外先進水平，而國外IC業(yè)發(fā)展多年，有內(nèi)生IP的積累，中國大陸IC業(yè)要實現(xiàn)跨越式發(fā)展需要成熟的IP。并且，中國大陸IC業(yè)在深度和廣度方面都在不斷延伸，在深度方面，中國大陸IC設(shè)計有的進入先進制程如32nm、28nm甚至到22nm;在廣度方面，制程分布性覆蓋很廣，這也需要EDA工具商有能力提供針對性的工具服務(wù)和IP。

中國大陸IC設(shè)計業(yè)的同質(zhì)化競爭嚴(yán)重，被稱為IP加工廠的問題也一直被人詬病，但Cadence總裁兼CEO陳立武指出，雖然中國大陸IC企業(yè)采用的IP核相差不大，但在架構(gòu)方面，如核與核的連接、與存儲器的連接、時鐘是4相還是8相、怎么布線、怎么熟練使用EDA工具提高開發(fā)效率和成功率等方面都可實現(xiàn)差異化，并不是用一樣的IP、一樣的工藝就沒法差異化的。

中國大陸IC業(yè)目前已有500多家公司，各自處在不同的發(fā)展節(jié)點。王國雍表示，它們將經(jīng)歷三個發(fā)展階段：一是搶占市場，在占據(jù)一席之地之后，進入第二個階段即賺錢階段，三是永續(xù)經(jīng)營階段。目前中國大陸IC設(shè)計廠商大多是在第一階段，有一些進入到了賺錢階段，而賺錢表現(xiàn)在一是上市，二是被收購。要真正達到第三階段還很難，因這需要全球化布局、專利布局以及產(chǎn)品要縱深化等。

重塑價值鏈

伴隨著半導(dǎo)體業(yè)嵌入式處理器和混合信號SoC產(chǎn)品設(shè)計日趨復(fù)雜以及FinFET、3D IC為代表的先進制造工藝不斷涌現(xiàn)，不得不考慮開發(fā)時涉及速度、功耗和成本的一系列復(fù)雜條件，芯片設(shè)計人員必須采用他們所有的工具，包括新的電路設(shè)計、新體系結(jié)構(gòu)方法，并對算法進行根本的修改，以便能夠以有競爭力的價格繼續(xù)實現(xiàn)更好的性能，而功耗要在可接受范圍內(nèi)，這又涉及算法設(shè)計、軟件開發(fā)、電路板設(shè)計以及最終的封裝和散熱設(shè)計等，這對IC設(shè)計產(chǎn)業(yè)鏈中的EDA供應(yīng)商、IP供應(yīng)商、代工廠等都帶來了全新的考驗，對IC設(shè)計上下游提出更多挑戰(zhàn)的同時也意味著產(chǎn)業(yè)價值鏈的重塑。

EDA工具需提供系統(tǒng)化的仿真和驗證方案、軟硬件協(xié)同加速仿真和驗證方案，EDA供應(yīng)商針對先進工藝，在3D IC技術(shù)、低功耗設(shè)計以及大規(guī)模的協(xié)同驗證等方面加大了研發(fā)投入和并購力度。新思最近完成了兩家公司的收購，一是花費2億美元收購SoC驗證仿真加速平臺供應(yīng)商EVE公司，從而為其驗證平臺增添了高性能、高容量的仿真加速能力。二是花4億美元擬收購思源科技(SpringSoft)，將加強其在驗證環(huán)節(jié)的糾錯能力。而明導(dǎo)(上海)電子科技有限公司亞太區(qū)技術(shù)總監(jiān)李潤華表示，隨著芯片越來越復(fù)雜，驗證周期越來越長，在軟件仿真、FPGA仿真之外，硬件仿真加速將成未來主流，它可大幅縮短驗證時間，提高驗證效率。陳立武表示，Cadence還致力于垂直一體化的合作，與ARM、臺積電等合作，ARM公司考慮怎么發(fā)揮EDA工具的潛能，Cadence考慮工具的效率和優(yōu)化，進行一對一的貼身服務(wù)。今年6月，Cadence與臺積電合作生產(chǎn)出第一顆3D IC實驗芯片。10月份Cadence與IBM合作，基于IBM 14nm并使用IBM的FinFET工藝技術(shù)設(shè)計實現(xiàn)了第一顆ARM Cortex-M0處理器。

北京華大九天軟件有限公司市場部經(jīng)理王彥威也提到，在20nm制程下，一顆移動應(yīng)用的芯片包含超過10億個晶體管，EDA工具面臨更為復(fù)雜的驗證和DFM挑戰(zhàn)，并需要支持double patterning(雙重圖形)等新技術(shù)的應(yīng)用。隨著FinFET、3D IC等新工藝的應(yīng)用，EDA需要進行器件機理研究及復(fù)雜模型的精準(zhǔn)化及標(biāo)準(zhǔn)化，電遷移引起的效應(yīng)也將是EDA工具需重點攻克的難題。

在產(chǎn)業(yè)鏈中扮演設(shè)計企業(yè)與EDA工具、IP供應(yīng)商與代工廠的“中介”的設(shè)計服務(wù)廠商也在隨需而變。無錫華大國奇科技有限公司總裁谷建余說，設(shè)計服務(wù)公司的角色正在發(fā)生演變：在與IC設(shè)計企業(yè)合作方面，要一起參與SPEC制定，提供低功耗策略和算法支持等;在IP方面，需要有IP開發(fā)能力、合理的IP積累，可進行IP資源整合等;在EDA工具應(yīng)用方面，要有設(shè)計流程管理、局部自有EDA工具、各種腳本等;在工藝方面，對先進工藝要有深刻了解。

芯原微電子(上海)有限公司董事長兼總裁戴偉民也表示，從IC產(chǎn)業(yè)來看，一是中國大陸的Fab-lite和Design-Lite模式盛行;二是以前合適的IP不太好買，現(xiàn)在ARM核以及新思等企業(yè)能提供很多的IP庫供選擇，使得設(shè)計更加方便;三是芯片越來越成為一個SoC，軟件也變得更加重要，需要設(shè)計廠商側(cè)重架構(gòu)和軟件。

后摩爾時代引發(fā)生態(tài)變革

魏少軍說，當(dāng)工藝技術(shù)的進步不再遵循每兩年集成度翻番的規(guī)律，工業(yè)界的發(fā)展路線圖和技術(shù)路線不再十分確定，且當(dāng)主流的基本器件結(jié)構(gòu)及制造工藝發(fā)生根本性變化的時候，就進入了所謂“后摩爾”時代，基于這一考慮，從22nm/20nm開始我們將進入“后摩爾”時代。

而隨著后摩爾時代的到來無論是在IC技術(shù)上，還是產(chǎn)業(yè)生態(tài)上都將會發(fā)生巨大變化。魏少軍指出，一是商業(yè)模式將發(fā)生根本改變。由于IC價值需要依賴于電子整機和系統(tǒng)應(yīng)用才能得到體現(xiàn)，過長的價值鏈將難以保證集成電路產(chǎn)品價值維持在較高水平;二是軟件必不可少。架構(gòu)設(shè)計的內(nèi)容將包括芯片和芯片軟件，軟件將從被動跟隨芯片升級，發(fā)展到主動引導(dǎo)芯片的產(chǎn)品定義;三是EDA廠商將成為伙伴。高額的研發(fā)成本將要求EDA廠商更多地為設(shè)計公司提供定制服務(wù)，一對一的“貼身服務(wù)”將成為EDA廠商不得不面對的挑戰(zhàn)。

面對新“時代”，IC設(shè)計企業(yè)需要做好萬全準(zhǔn)備。魏少軍表示，屆時工藝浮動、成品率等問題將日益突出，F(xiàn)inFET等新器件將導(dǎo)致芯片研發(fā)根本性的改變，設(shè)計企業(yè)不僅要懂設(shè)計，全面提升物理設(shè)計能力，更要懂工藝，甚至要建立強有力的工藝團隊等。同時，在產(chǎn)品上要瞄準(zhǔn)大宗主流產(chǎn)品，在產(chǎn)業(yè)規(guī)模上要盡快做大做強。在20nm節(jié)點，由于一個芯片產(chǎn)品需要銷售6000萬只至1億只才能達到盈虧平衡，因此只有通用的平臺化產(chǎn)品才會被接受，這一定不會是ASIC，只可能是數(shù)量巨大的ASSP，如移動通信終端芯片或數(shù)字電視芯片等。

此外，在工藝的選擇上，羅鎮(zhèn)球表示，由于28nm工藝是采用HKMG技術(shù)，16nm是用FinFET技術(shù)，到了10nm節(jié)點，或許各家會有各家的玩法。這也更需要IC設(shè)計廠商與代工廠結(jié)成更緊密的合作。陳立武表示，隨著先進工藝的不斷推進，對EDA工具也提出了新的要求，如從28nm到20nm，EDA的改動很大，因為要光照兩次，此外FinFET芯片對EDA物理驗證工具也有不同的要求。

隨著先進工藝20nm時代的到來，Cadence在以ADE為主的條件下，將繼續(xù)推廣“模擬設(shè)計約束”的新方法以減小設(shè)計失誤;繼續(xù)加強PDK的功能以提高設(shè)計效率。