新思科技公司(Synopsys, Inc.)日前發(fā)布其專為支持多種處理器內(nèi)核的優(yōu)化實現(xiàn)而設計的套件，以作為DesignWare Duet嵌入式存儲器以及邏輯庫IP組合的擴展。此次發(fā)布的全新DesignWare HPC(高性能內(nèi)核)設計套件包括一整套高速和高密度存儲器實例和標準單元庫，它們可使SoC設計師優(yōu)化其片上CPU、GPU和DSP IP內(nèi)核，以實現(xiàn)最大的速度、最小的面積或最低的功耗，或針對其特殊的應用需求實現(xiàn)上述三者的最優(yōu)化平衡。

“我們與 Synopsys合作，通過采用Synopsys的存儲器和標準單元庫，在實現(xiàn)我們的IP內(nèi)核時在面積和能效兩方面都得到了顯著的提升。”Imagination Technologies 負責IMGworks SoC設計的執(zhí)行副總裁Mark Dunn表示道，“我們最近的項目是使用Synopsys公司的HPC Design Kit高性能內(nèi)核設計套件的標準單元和存儲器來構建PowerVR™ Series6 GPU，從整體上將動態(tài)功耗減少高達25%，同時面積縮小高達10%，其中的一些模塊的面積改善達到了14%。我們還創(chuàng)建了一個經(jīng)過調(diào)整的設計流程，該設計流程已經(jīng)使得實現(xiàn)周期改善了高達30%。”

Synopsys多樣化的DesignWare IP包括經(jīng)過硅驗證的嵌入式存儲器編譯器和標準單元庫，它們支持一系列從180納米到28納米的晶圓代工廠和工藝，并已經(jīng)成功地應用在超過三十億只已發(fā)貨的芯片之中。DesignWare Duet嵌入式存儲器和邏輯庫套件包含了實現(xiàn)一個完整的SoC所需的所有物理IP單元，包括標準單元、SRAM編譯器、寄存器文件、ROM、數(shù)據(jù)通道庫和功率優(yōu)化包(POK)等。并提供了過驅(qū)動/低電壓工藝、電壓溫度(PVT)角、multi-channel單元、存儲器內(nèi)建自測和修復等選項。為滿足先進CPU、GPU和DSP內(nèi)核在速度和密度上的特殊要求，DesignWare HPC設計套件添加了為此而在性能、功耗和密度等方面進行了優(yōu)化的標準單元以及存儲器實例。

“用于實現(xiàn)處理器內(nèi)核的物理IP對設計可達到的功耗、性能和面積是有巨大影響的。” VeriSilicon負責設計方法和項目管理的公司副總裁李念峰說。“當我們考慮對一個優(yōu)化的實現(xiàn)有利的所有因素時，DesignWare Duet嵌入式存儲器和邏輯庫一直是我們在近期硬化的一個領先的CPU內(nèi)核上，實現(xiàn)各種性能提升的首要貢獻者。新的DesignWare HPC設計套件包含了特殊的邏輯單元和SRAM，它們正是我們在先進的處理器內(nèi)核上去實現(xiàn)盡可能高的性能，同時將面積和功耗降到最低所需要的。”

“DSP是每一種先進電子產(chǎn)品的基本組件，從智能手機和平板電腦到智能電視和基站，同時每一種設計都有獨特的優(yōu)化需求，” CEVA有限公司營銷副總裁 Eran Briman說，“除了極高的性能，設計師依靠我們的DSP內(nèi)核來消耗盡可能少的電能并占用盡可能少的硅面積。我們期待繼續(xù)與Synopsys合作，以幫助我們共同的客戶達到其嚴格的設計目標。”

HPC設計套件包括快速緩存存儲器實例和性能經(jīng)調(diào)整的觸發(fā)器，它們可實現(xiàn)比標準Duet套件高出達10%的速度提升。為了使動態(tài)和漏電功耗以及芯片面積減少到最小，新的套件提供了面積優(yōu)化的觸發(fā)器、多比特觸發(fā)器和一種超高密度二端口SRAM，實現(xiàn)了高達25%的面積縮小和功耗降低，同時保持了處理器的性能。

為了幫助設計團隊在最短的時間內(nèi)實現(xiàn)其處理器和SoC的設計目標，Synopsys還提供優(yōu)化的設計流程腳本和專家內(nèi)核優(yōu)化咨詢，包括FastOpt實現(xiàn)服務。

“設計師使用Imagination公司的任何IP，包括PowerVR圖形和視頻處理器、MIPS處理器和Ensigma通信處理器，將最終能夠得益于充分發(fā)揮Synopsys的HPC Design Kit的優(yōu)勢，這正是拜該公司多年來與Imagination合作和服務客戶所帶來的豐富經(jīng)驗所賜。”Imagination公司的Mark Dunn 補充道，“通過這些包括與Synopsys的戰(zhàn)略合作在內(nèi)的項目，我們帶來了實用的解決方案，以幫助我們的客戶通過使用我們的IP，在最短時間內(nèi)實現(xiàn)性能、功耗和面積優(yōu)化的設計。”

“設計師在實現(xiàn)處理器內(nèi)核時，必須在速度、功耗和面積三方面找到平衡，從而為其特定的應用帶來最佳的實現(xiàn)，而物理IP在實現(xiàn)這種優(yōu)化設計時尤為重要。” Synopsys公司IP和系統(tǒng)市場營銷副總裁John Koeter表示，“我們一直和實現(xiàn)多種處理器核的領先的客戶和IP合作伙伴緊密合作以洞悉在其設計中如何實現(xiàn)絕對最佳的結果，同時將從中所學到的總體經(jīng)驗反映在了全新的DesignWare HPC 設計套件之中。僅在一個設計套件中，設計師們現(xiàn)在可接觸到在速度、功耗和面積等全方位優(yōu)化其CPU、GPU和DSP內(nèi)核所需的特殊單元和存儲器。”

供貨與資源

應用于領先的28nm工藝的DesignWare HPC Design Kit設計套件將于2013年7月開始供貨。