矽智財大廠英商安謀(ARM)及臺積電(2330)擴大合作，安謀針對臺積電28納米HPM制程，推出以ARMv8指令集為架構的Cortex-A57與Cortex-A53處理器優(yōu)化套件矽智財(POPIP)解決方案，并同時發(fā)布針對臺積電16納米鰭式場效晶體管(FinFET)制程技術的POPIP產品藍圖。

處理器優(yōu)化套件(POP)技術是ARM全面實作策略中不可或缺的關鍵要素，能使ARM的合作伙伴得以突破功耗、性能與面積最佳化等限制，迅速地完成雙核與四核的實作。此外，這項技術還能協(xié)助以Cortex處理器為基礎的系統(tǒng)單芯片(SoC)進行實作最佳化、降低開發(fā)風險、并縮短產品上市的時程。

Cortex-A57與Cortex-A53處理器，均屬于64位元ARM架構處理器，可獨立使用或互相搭配成大小核(big.LITTLE)處理器組合，以達到最佳的性能和功耗效率。多家率先獲得ARM授權，并且采用28納米HPM制程Cortex-A57POPIP的合作伙伴，已經開始進行設計實作。

此外，針對16納米FinFET制程技術的Cortex-A57與Cortex-A53POPIP解決方案，也將在2013年第4季度開放授權。

現(xiàn)有的臺積電28納米HPM制程解決方案產品組合，包括Cortex-A7、Cortex-A9、Cortex-A15、ARMMali-T624至Mali-T678圖形處理器，將在全新的POPIP產品加入后而更臻完備。

目前，ARM的合作伙伴已經將采用POPIP技術的系統(tǒng)單芯片出貨到市場上，這些系統(tǒng)單芯片正被應用于行動游戲、數碼電視、機上盒、行動運算、智能手機等領域。

安謀表示，POPIP技術具備了實現(xiàn)ARM處理器實作最佳化的三大要件。首先，它包含了專門為ARM核心與制程技術調整過的Artisan實體IP邏輯庫和高速快取存儲器。這項實體IP的開發(fā)是透過ARM的實作經驗與處理器設計工程師緊密合作的結果。

第二部分是全面標竿測試報告，它記錄了ARM核心實作所需的確切條件和產生結果。最后一部分是詳細的實作說明，包括一份使用指南、芯片平面圖規(guī)劃、程序檔以及設計工具，詳細記錄了為了達成目標所采用的方法，以確保終端客戶可快速地在最低風險之下達到相同的實作結果。

POPIP產品現(xiàn)在可支持40納米至28納米的制程技術，16納米制程技術也已納入未來產品藍圖，可廣泛應用于各類Cortex-A系列處理器和Mali繪圖處理器產品。