l 引言

隨著芯片技術(shù)的迅猛發(fā)展，重量輕、尺寸小的新一代智能電子產(chǎn)品不斷問(wèn)世，對(duì)電子封裝的封裝密度要求也越來(lái)越高, 多芯片模式(MCM，Muiti - ChipModuie)是其中的一種解決方案。它是將兩片或兩片以上的芯片集成在一起的技術(shù)。為了有效地利用基板材料的面積，經(jīng)常采用COB(Chip on Board)的貼裝方式將芯片粘貼在基板的不同位置。由于封裝所帶來(lái)的殘余應(yīng)力將直接影響芯片的性能和使用壽命，所以有必要了解有機(jī)基板材料上的不同位置的殘余應(yīng)力。國(guó)內(nèi)外尚未發(fā)現(xiàn)這方面相關(guān)的報(bào)道。另外, 和其他方法如激光干涉法[ l ]、X 射線衍射法相比，壓阻傳感測(cè)量法最適合于實(shí)時(shí)監(jiān)測(cè)[ 2 - 4 ]。本研究將研究粘貼在不同位置的芯片表面的殘余應(yīng)力, 并且原位測(cè)量熱處理過(guò)程中的應(yīng)力變化過(guò)程。

2 實(shí)驗(yàn)原理、方案及裝置

圖1 是硅的(111)面示意圖。在實(shí)驗(yàn)中采用的是基于此面上的n 型硅壓阻傳感芯片。根據(jù)相關(guān)的壓阻理論，采用平面應(yīng)力解的力學(xué)計(jì)算公式[ 2 ] ,

圖1 (111)硅片

其中，Oij 是應(yīng)力分量，!1、!2 是相互獨(dú)立的壓阻系數(shù)，R1、R2、R3、R4 分別代表b = 450，900，1350，1800

四個(gè)方向的電阻值，△R 表示在應(yīng)力作用下和無(wú)應(yīng)力作用下的電阻差值。

圖2 測(cè)試用的硅壓阻傳感芯片