ARM公司今天宣布擴展了其Artisan®物理IP系列產(chǎn)品中的Velocity™ DDR存儲接口產(chǎn)品，以支持眾多特定應用對SDRAM的要求。擴展后的ARM® Velocity DDR產(chǎn)品和DDR、DDR2、Mobile DDR、GDDR3 SDRAM的JEDEC標準相兼容，并支持領先代工廠的130納米、110納米、90納米和65納米的標準CMOS工藝。 

    ARM Velocity系列產(chǎn)品針對數(shù)據(jù)傳輸速度最高達800Mbps的主流個人電腦和服務器中的應用。Velocity Mobile DDR解決方案針對低功耗應用，GDDR3解決方案則針對數(shù)據(jù)傳輸速度最高達1600 Mbps的圖形存儲接口。Velocity DDR解決方案相對于以前的產(chǎn)品具有更小的體積和更低的抖動幅度，這將繼續(xù)幫助用戶優(yōu)化其SoC設計的功耗和尺寸，同時縮短產(chǎn)品上市時間。

    Azul Systems芯片工程部高級總監(jiān)Paul Koike表示：“ARM DDR產(chǎn)品幫助我們降低了復雜IP開發(fā)的風險；由于我們所有的接口和時鐘發(fā)生IP都是ARM開發(fā)的，所以ARM DDR產(chǎn)品在Azul全部的SoC設計中都起到了至關重要的作用。我們一直努力降低設計的尺寸，我們相信ARM為90納米互聯(lián)I/O提供了最全面的產(chǎn)品。”

    存儲器的復雜性和對更快的速度的需求正在要求一種不同于以往純數(shù)字方式的解決手段。目前，對于混合信號解決方案的需求越來越大，以解決類似信號和電壓完整性以及阻抗不連續(xù)性等問題。ARM經(jīng)過芯片驗證的 擴展的Velocity DDR解決方案為可編程終端增加了on-die termination以提高信號完整性，并擁有先進的動態(tài)校準和更高的DDR2輸入/輸出阻抗精度，確保更精確的阻抗匹配。除了這些對于先前的DDR產(chǎn)品的改進之外，Velocity DDR解決方案還能夠方便的整合，使得設計師可以在每次設計中優(yōu)化功耗、尺寸和抖動幅度，降低整體系統(tǒng)成本。

    ARM物理IP營銷副總裁Neal Carney表示：“SoC設計師一直在尋找能夠降低風險、實現(xiàn)無縫整合并加快開發(fā)速度的IP解決方案。ARM通過提供經(jīng)過芯片驗證的、行業(yè)標準的DDR存儲接口解決方案，幫助我們的客戶加快了產(chǎn)品上市時間，并使他們在其SoC領域內(nèi)保持競爭力。”

    經(jīng)過擴展的ARM Velocity DDR解決方案也包括了一個全面的、按速度細分的產(chǎn)品類別，具有模擬計時的功能，例如用于數(shù)據(jù)眼（data eye）中央時鐘和DDR計時的特定應用DLL。此外，特定應用的 PLL也被包含在內(nèi)，以產(chǎn)生精確的DDR系統(tǒng)時鐘信號。

    ARM同時也提供一系列支持SDRAM、DDR和Mobile DDR的PrimeCell® AMBA® 3 AXI™ 和AMBA 2 AHB™動態(tài)存儲控制器，對于DDR2的支持也在研發(fā)之中。ARM目前可以為各種廣泛的應用提供全面的、高性能的存儲控制器解決方案。

    ARM Velocity DDR存儲接口現(xiàn)已能夠以領先代工廠的130納米、110納米、90納米和65納米標準CMOS工藝提供。ARM PrimeCell AXI靜態(tài)存儲控制器系列和ARM PrimeCell AHB存儲控制器系列也可通過授權獲得。