新思科技Synopsys, Inc.今天推出新一代實體設(shè)計解決方案Galaxy™ IC Compiler。包括Agere Systems、ARM等早期使用的客戶都認(rèn)可此產(chǎn)品。IC Compiler整合以往各自的獨(dú)立作業(yè)，進(jìn)一步提升新一代的實體設(shè)計解決方案。這是第一款將實體合成、時脈樹合成、繞線、良率最佳化與驗收相關(guān)性整合的實體設(shè)計解決方案，實現(xiàn)優(yōu)異的設(shè)計效能并大幅改善生產(chǎn)力。IC Compiler作為Synopsys Galaxy Design Platform的核心，成為從RTL到芯片制程互相密合的解決方案。

    科技巨輪飛快的前進(jìn)再加上消費(fèi)者導(dǎo)向市場的瞬息萬變，使得結(jié)果與成本結(jié)果同樣重要且彼此關(guān)系密切。于是需要系統(tǒng)化解決方案處理如此多變的環(huán)境，能針對RTL一直到芯片的制程，提供時序、區(qū)域、耗電量、測試性與良率共同一致的最佳化。今天，Galaxy Design Platform成為設(shè)計師的首選解決方案。隨著科技的挑戰(zhàn)不斷倍增，尖端客戶與Synopsys合作促成Galaxy Design Platform持續(xù)演進(jìn)，并發(fā)展出IC Compiler，成為實體設(shè)計在效能與生產(chǎn)力方面的關(guān)鍵工具。

    IC Compiler利用Synopsys在合成、時序、配置、繞線、蝕刻與驗收上的核心技術(shù)，再配合實體設(shè)計的創(chuàng)新作法，提供高結(jié)果品質(zhì)。這一代的解決方案將實體設(shè)計步驟整合為單一執(zhí)行工具，但成效不明顯，因為配置、時脈樹合成與繞線，都是各自獨(dú)立而不相關(guān)的步驟。除此之外，良率最佳化與時序驗收(Sign-off)也還是獨(dú)立的步驟。IC Compiler經(jīng)過對最佳化、良率改善及時序／訊號完整性的創(chuàng)新，消除它們之間的鴻溝。IC Compiler的一項重要創(chuàng)新技術(shù)，是XPS技術(shù)。XPS延伸實體合成至完整配置與繞線，打破目前在這一代解決方案中，配置、時脈樹與繞線之間的障礙。

    IC Compiler預(yù)計從2005年6月起，提供給業(yè)界作生產(chǎn)使用