Cadence設(shè)計(jì)系統(tǒng)有限公司今天宣布，憑借其最新的數(shù)據(jù)壓縮以及成品率診斷性能，該公司正不斷擴(kuò)展在測(cè)試和成品率診斷領(lǐng)域的技術(shù)先導(dǎo)地位。新版Cadence® Encounter® Test通過(guò)為非專(zhuān)有的片上異或（XOR）測(cè)試數(shù)據(jù)壓縮結(jié)構(gòu)提供更廣泛的支持,解決在制造高品質(zhì)硅芯片過(guò)程中的費(fèi)用上漲問(wèn)題。此新型數(shù)據(jù)壓縮性能增強(qiáng)了自動(dòng)化測(cè)試矢量生成(ATPG)和診斷產(chǎn)品之間的多廠商互操作性，并支持使用一站式診斷流程。 

“較高的測(cè)試覆蓋率以及對(duì)眾多測(cè)試數(shù)據(jù)壓縮體系的有力支持相對(duì)于測(cè)試成本以及生產(chǎn)成本而言是我們實(shí)現(xiàn)高品質(zhì)目標(biāo)的關(guān)鍵因素?！?nbsp;Freescale半導(dǎo)體公司DFM/DFT 方法部的經(jīng)理Raj Raina說(shuō)， “而令人高興的是我們?cè)贓ncounter Test中加入了最新的XOR壓縮體系。該體系對(duì)原有設(shè)計(jì)的影響極小，超越了我們的壓縮要求，達(dá)到了測(cè)試覆蓋率的要求，并且支持一站式的診斷方法?！?nbsp;

這種新型測(cè)試功能在輸入端采用了基于XOR發(fā)散網(wǎng)絡(luò)扇出的解壓縮技術(shù)，而在輸出端則使用帶有可選的不定態(tài)屏蔽功能的XOR樹(shù)狀壓縮技術(shù)。對(duì)于被Cadence Encounter Test用戶(hù)廣泛使用的高效OPMISR+（產(chǎn)品內(nèi)的多輸入簽字寄存器）體系來(lái)說(shuō)，這種技術(shù)無(wú)疑能夠使之更為強(qiáng)大。任何一種壓縮體系都可以很方便地嵌入到Encounter Test Architect.中去，該產(chǎn)品曾獲得2005年Test & Measurement World 雜志評(píng)選出來(lái)的最佳測(cè)試獎(jiǎng)。 

此外，在導(dǎo)致成品率損耗的設(shè)計(jì)中，Encounter Test Diagnostics性能實(shí)現(xiàn)了由邏輯域到物理結(jié)構(gòu)定位的擴(kuò)展。而這些結(jié)構(gòu)則通過(guò)一個(gè)新型、直觀、易于使用以及全功能的物理瀏覽器顯示出來(lái)。此瀏覽器能夠在診斷標(biāo)注和網(wǎng)點(diǎn)之間迅速建立關(guān)聯(lián)，包括它的金屬層次，以及周?chē)倪^(guò)孔和接觸孔，從而加速了物理故障分析（PFA）。 

“此新版本繼承了Encounter Test創(chuàng)新以及集成化的優(yōu)良傳統(tǒng)，為我們的客戶(hù)提供了更高價(jià)值?！盋adence研發(fā)部門(mén)的副總裁Sanjiv Taneja說(shuō)，“引入了有關(guān)數(shù)據(jù)壓縮和成品率診斷的創(chuàng)新技術(shù)，這種新版產(chǎn)品在加速成品率提升和降低測(cè)試成本方面將令客戶(hù)受益匪淺。 

Cadence® Encounter® Test是Cadence Encounter數(shù)字IC設(shè)計(jì)平臺(tái)的一項(xiàng)關(guān)鍵技術(shù)，幫助行業(yè)實(shí)現(xiàn)了從邏輯設(shè)計(jì)到硅芯片的最先進(jìn)的測(cè)試解決方案。這項(xiàng)新技術(shù)現(xiàn)已全面上市。