安捷倫科技公司日前宣布推出 Agilent EEsof EDA 可控阻抗線設(shè)計(jì)軟件。該軟件產(chǎn)品可使用最重要的衡量指標(biāo)，快速和精確地優(yōu)化多 Gbps 芯片間連接中板材的疊層設(shè)計(jì)及傳輸線的幾何結(jié)構(gòu)。

它將作為先進(jìn)設(shè)計(jì)系統(tǒng) 2014 版本的附件提供，采用了創(chuàng)新的方法進(jìn)行可控阻抗傳輸線設(shè)計(jì)。以前執(zhí)行此任務(wù)的工具只能對傳輸線特性(例如頻率響應(yīng))進(jìn)行優(yōu)化。在現(xiàn)代芯片間連接中，此衡量指標(biāo)由于未將端到端鏈路的整體效應(yīng)考慮在內(nèi)，所以重要性已經(jīng)下降。最重要的是，它忽略了接收器中的均衡器特性?，F(xiàn)在最重要的衡量指標(biāo)是均衡后眼圖開啟指標(biāo)。安捷倫可控阻抗線設(shè)計(jì)軟件與 ADS 中現(xiàn)有的通道仿真器相結(jié)合，可解決這一問題，使工程師能夠掃描布板前的設(shè)計(jì)參數(shù)(例如線路寬度)，得到眼圖開啟指標(biāo)。

為確保精確計(jì)算傳輸線特征，該軟件自動使用快速截面式(2 維)電磁場求解算法。使用與頻率有關(guān)的 Svensson/Djordjevic 介電常數(shù)模型，可對介電層進(jìn)行建模，確保出色的精度和時延因果性。金屬層模型將導(dǎo)電性、趨膚效應(yīng)以及上、下表面粗糙度等因素都考慮在內(nèi)。可控阻抗線設(shè)計(jì)軟件還可確定制造偏差對輸入?yún)?shù)的影響，例如厚度偏差對輸出參數(shù)(例如阻抗)的影響。

Agilent EEsof EDA 事業(yè)部高速數(shù)字設(shè)計(jì)產(chǎn)品經(jīng)理 Colin Warwick 表示：“這種新方法將引領(lǐng)傳輸線設(shè)計(jì)邁入多 Gb 時代?，F(xiàn)代芯片 I/O 信號處理的全部意義就在于使您可以使用更低成本的材料，同時仍然使眼圖張開。工程師們能夠前所未有地輕松進(jìn)行交互設(shè)計(jì)和指標(biāo)權(quán)衡。”

Agilent EEsof EDA 推出的、包含可控阻抗線設(shè)計(jì)軟件附件的先進(jìn)設(shè)計(jì)系統(tǒng) 2014 將于 2014 年 2 月上市。安捷倫還提供廣泛的高速數(shù)字解決方案選擇，包括故障診斷、器件優(yōu)化和結(jié)果顯示處理等關(guān)鍵設(shè)計(jì)與仿真工具。

安捷倫將于 1 月 28 日至 31 日在圣克拉拉市舉行的 DesignCon 2014 展會(201 展位)上首次演示可控阻抗線路設(shè)計(jì)軟件以及其他高速數(shù)字解決方案。