新思科技(Synopsys, Inc.，納斯達(dá)克股票代碼：SNPS)日前宣布：TSMC已經(jīng)按照Synopsys的IC Compiler™ II布局及布線解決方案，完成了在其最先進(jìn)的10-納米(nm)級(jí)FinFET v1.0技術(shù)節(jié)點(diǎn)上運(yùn)行Synopsys數(shù)字、驗(yàn)收及自定義實(shí)施工具的認(rèn)證。由于早期10-nm采用者已經(jīng)進(jìn)行了多個(gè)生產(chǎn)設(shè)計(jì)，此次認(rèn)證為這一技術(shù)在IC Compiler II廣大客戶群中大規(guī)模使用鋪平了道路，使雙方共有客戶可以從新的技術(shù)節(jié)點(diǎn)中汲取最大收益。此外，TSMC已經(jīng)為根據(jù)7-nm工藝節(jié)點(diǎn)最新設(shè)計(jì)規(guī)則手冊(cè)(DRM)和SPICE模型認(rèn)證IC Compiler II和相關(guān)實(shí)施工具奠定了第一個(gè)里程碑，使雙方共同客戶可以開(kāi)啟初步的設(shè)計(jì)活動(dòng)。

亮點(diǎn)：

• TSMC 10-nm認(rèn)證加速了IC Compiler II的發(fā)展

• 相比以往技術(shù)節(jié)點(diǎn)的認(rèn)證，深入廣泛合作使認(rèn)證節(jié)約了大量時(shí)間

• Galaxy Design Platform的Advanced Waveform Propagation技術(shù)使新技術(shù)節(jié)點(diǎn)可以支持使用超低電壓的設(shè)計(jì)

為了支持TSMC10-nm在超低電壓下運(yùn)行，Synopsys與TSMC通過(guò)認(rèn)證協(xié)作，支持Synopsys PrimeTime®對(duì)波形敏感的超低電壓運(yùn)行進(jìn)行驗(yàn)收分析。此外，Galaxy™ Design Platform的全套工具都已通過(guò)驗(yàn)證，可達(dá)到全色10-nm工藝的設(shè)計(jì)規(guī)則與要求，如系統(tǒng)級(jí)芯片(SoC)設(shè)計(jì)所有級(jí)別的多模式與可靠性要求。獲得認(rèn)證的平臺(tái)提供了布線規(guī)則、物理驗(yàn)證運(yùn)行設(shè)置、精確驗(yàn)收提取技術(shù)文檔、與SPICE相關(guān)的統(tǒng)計(jì)型時(shí)序分析以及適用于10-nm和7-nm FinFET工藝的互操作流程設(shè)計(jì)套件(iPDK)。

Synopsys設(shè)計(jì)團(tuán)隊(duì)產(chǎn)品營(yíng)銷(xiāo)副總裁Bijan Kiani表示：“我們與TSMC就其10-nm和7-nm工藝展開(kāi)合作，使設(shè)計(jì)人員可以在圍繞TSMC新一代FinFET工藝進(jìn)行芯片設(shè)計(jì)時(shí)放心使用Galaxy Design Platform。對(duì)這兩項(xiàng)FinFET工藝的認(rèn)證加深了我們與TSMC開(kāi)發(fā)新一代技術(shù)的合作關(guān)系。”

TSMC設(shè)計(jì)基礎(chǔ)架構(gòu)營(yíng)銷(xiāo)部高級(jí)總監(jiān)Suk Lee表示：“基于我們與Synopsys在FinFET方面的長(zhǎng)期合作，此次TSMC認(rèn)證意味著Galaxy Design Platform的工具如今已經(jīng)可用于10-nm產(chǎn)品并可通過(guò)7-nm工藝為我們的共同客戶提供初步服務(wù)。獲得TSMC認(rèn)證的Synopsys全套數(shù)字、驗(yàn)收及自定義實(shí)施解決方案將為我們的共同客戶帶來(lái)更高性能和更低功耗。”

獲得TSMC認(rèn)證的Synopsys主要工具與功能包括：

• IC Compiler II布局及布線：先進(jìn)的優(yōu)化功能，可實(shí)現(xiàn)最佳區(qū)域、時(shí)序和功耗結(jié)果質(zhì)量并對(duì)功耗、信號(hào)和單元級(jí)可靠性分析提供支持

• IC Validator驗(yàn)收物理驗(yàn)證：驗(yàn)收DRC、LVS和金屬填充的驗(yàn)證運(yùn)行設(shè)置;包括對(duì)Synopsys IC Compiler II中的設(shè)計(jì)內(nèi)物理驗(yàn)證的支持

• StarRC™提?。憾嗄Ｊ?、全色感知變化和3-D FinFET建模，確保了行業(yè)領(lǐng)先的驗(yàn)收準(zhǔn)確性

• PrimeTime時(shí)序驗(yàn)收：具有Advanced Waveform Propagation(AWP)、基于Liberty Variation Format(LVF)的流程變化分析以及布局規(guī)則感知的工程變更修復(fù)(ECO)指南的超低電壓時(shí)序驗(yàn)收

• Galaxy Custom Designer®原理圖編輯器和Laker®布局編輯器：支持全著色流程;跟蹤模式支持，設(shè)計(jì)中EM/IR計(jì)算并整合了CustomSim™ EM/IR分析以排除布局驗(yàn)收錯(cuò)誤

• PrimeRail和CustomSim可靠性分析：進(jìn)行精確統(tǒng)計(jì)與動(dòng)態(tài)門(mén)級(jí)和晶體管級(jí)分析，以支持著色感知電遷移(EM)規(guī)則，實(shí)現(xiàn)分析與IR壓降完整性

• NanoTime自定義時(shí)序分析：10-nm嵌入式SRAM的SPICE精確晶體管級(jí)靜態(tài)時(shí)序分析

• HSPICE®、CustomSim和FineSim®仿真：配備了自加熱效果并提供精確電路仿真結(jié)果的FinFET設(shè)備建模，可實(shí)現(xiàn)模擬、邏輯、高頻和SRAM設(shè)計(jì)

• ESP-CV自定義功能驗(yàn)證：用于10-nm SRAM，宏和庫(kù)單元設(shè)計(jì)的晶體管級(jí)形式化等價(jià)性驗(yàn)證

另外，TSMC也就DesignWare® STAR Memory System®產(chǎn)品與Synopsys展開(kāi)合作，從而對(duì)基于FinFET的內(nèi)存進(jìn)行測(cè)試、維修和診斷。