采用增強版Cadence Voltus IC電源完整性解決方案，海思半導體成功提速下一代芯片設計的電源簽核

楷登電子今日宣布，發(fā)布增強型 Cadence® Voltus™IC 電源完整性解決方案，其面向先進工藝節(jié)點的電網簽核，其大規(guī)模并行(XP)算法選項采用了分布式處理技術。新算法將性能提升達 5 倍，適用于千兆級設計。Voltus 解決方案的大規(guī)模并行處理獲得大幅加強，可以更高效的實現百臺設備上千個 CPU 的近線形性能擴展。該解決方案現已云端就緒。

在移動平臺、高性能計算(HPC)、機器學習、人工智能、網絡、汽車等先進工藝的應用領域，Voltus-XP 技術無疑是超大型芯片設計電源簽核的理想選擇。全新的大規(guī)模并行算法提供了更大容量，結合 Cadence Sigrity™ 技術，不僅電網 IR 壓降和電遷移(EM)分析，亦或包括3DIC的芯片封裝電路板系統(tǒng)級的電氣和熱協(xié)同分析，全芯片 SoC 設計流程可以更加順暢。

“Cadence Voltus IC 電源完整性解決方案性能佳，硅片精確度高，我們一直將其用于移動和高性能計算產品的設計簽核中。”海思半導體設計部部長陳贊鋒表示，“隨著半導體行業(yè)在 FinFET 工藝節(jié)點領域的開拓創(chuàng)新，必須要像 Voltus 解決方案這樣擁有卓越領先性能的工具，才能幫助我們在 24 小時的運行時間內完成電源簽核。我們很高興，經過驗證，具備大規(guī)模并行處理能力的 Voltus 解決方案的確能夠滿足我們對未來 5G芯片的設計要求。”

“Voltus IC 電源完整性解決方案專為大規(guī)模設計數據的管理而設計，可以充分滿足對芯片功耗計算、電網寄生參數提取、IR 壓降和 EM 分析進行并行處理的嚴格要求。” Cadence公司全球副總裁兼數字與簽核事業(yè)部總經理 Chin-Chi Teng 表示。“Voltus-XP 技術獨一無二，可以高效分配大量機器的處理能力，是具備精準硅驗證能力的高性能電源簽核解決方案，助力客戶優(yōu)化上市速度。”