3.5頻率部分電路設(shè)計(jì)

3.5.1常用測(cè)頻方法微波信號(hào)的頻率在微波通信、雷達(dá)、導(dǎo)航等微波工程中是表征微波信號(hào)特性的主要參量之一。

頻率是表征周期現(xiàn)象的一種參數(shù)，定義為物體每秒振動(dòng)的周期數(shù)，單位是赫茲(Hz)。微波電磁振蕩也屬于這個(gè)現(xiàn)象。從物理學(xué)知道，電磁振蕩實(shí)質(zhì)上是最簡(jiǎn)單的簡(jiǎn)諧振動(dòng)。即使是非簡(jiǎn)諧振動(dòng)，也可以看成是許多不同頻率、相位的簡(jiǎn)諧振動(dòng)之和。因此微波信號(hào)的一般表達(dá)式常寫成

式中A為振幅，ω為角頻率，f為頻率，ψ為初相位。式(3-11)說明，表征微波信號(hào)的參數(shù)有振幅、頻率和相位，就其常用者是前兩個(gè)。關(guān)于振幅的測(cè)量即為功率測(cè)測(cè)量所以頻率測(cè)量是功率分析中的重要組成部分。

頻率測(cè)量方法目前普通采用電子計(jì)數(shù)器測(cè)量各種頻率。使用電子計(jì)數(shù)器測(cè)量頻率具有顯示直觀、操作方便以及精度較高的特點(diǎn)。在實(shí)際設(shè)計(jì)中主要分為硬件測(cè)頻和軟件測(cè)頻兩大類。

3.5.1.1硬件測(cè)頻

常用的硬件頻率測(cè)量方法主要是直接測(cè)頻法和多周期同步測(cè)頻法。最簡(jiǎn)單的測(cè)量頻率的方法——直接測(cè)頻法如圖3-20所示，就是在給定的閘門信號(hào)中填入脈沖，通過必要的記數(shù)線路，得到填充的脈沖個(gè)數(shù)，從而算出待測(cè)信號(hào)的頻率。

應(yīng)用直接測(cè)頻法，在測(cè)量過程中，根據(jù)信號(hào)的頻率大小的不同，測(cè)量方法分為兩種。當(dāng)被測(cè)信號(hào)頻率較高時(shí)，通常選用的頻率較低的一個(gè)標(biāo)準(zhǔn)頻率信號(hào)作為閘門信號(hào)，而將被測(cè)信號(hào)作為填補(bǔ)脈沖，在固定閘門的時(shí)間內(nèi)對(duì)其記數(shù)，設(shè)閘門寬度為T，記數(shù)值為n，則這種測(cè)量方法的頻率測(cè)量值為：f x = n/T測(cè)量誤差主要是對(duì)被測(cè)信號(hào)記數(shù)產(chǎn)生的±1的誤差，在忽略閘門信號(hào)自身誤差的情況下，測(cè)量精度為：Δfx =±1/T當(dāng)被測(cè)信號(hào)頻率較低時(shí)，通常選用被測(cè)信號(hào)作為閘門信號(hào)，而將頻率較高的標(biāo)頻信號(hào)作為填充脈沖，進(jìn)行記數(shù)，設(shè)計(jì)數(shù)值為N，標(biāo)頻信號(hào)的頻率為f 0，周期為T 0。則這種測(cè)量方法的頻率測(cè)量值為：

fx= f0/N在直接測(cè)頻的基礎(chǔ)上發(fā)展的多周期同步測(cè)量方法，在目前的測(cè)頻系統(tǒng)中得到越來越多的應(yīng)用，多周期同步測(cè)頻記數(shù)的閘門時(shí)間不是一個(gè)固定的值，而是被測(cè)信號(hào)的整周期倍，即與被測(cè)信號(hào)同步，因此消除了對(duì)被測(cè)信號(hào)記數(shù)產(chǎn)生的±1個(gè)的誤差，測(cè)量精度大大提高，而且達(dá)到了在整個(gè)測(cè)量頻段的等精度測(cè)量，多周期同步測(cè)頻方法原理如圖3-21所示。

首先，給出閘門開啟信號(hào)，此時(shí)，計(jì)數(shù)器并不開始記數(shù)，而是等到被測(cè)信號(hào)的上升沿到來時(shí)，才真正開始記數(shù)，然后，兩組計(jì)數(shù)器分別對(duì)被測(cè)信號(hào)和時(shí)基脈沖記數(shù)，當(dāng)閘門關(guān)閉時(shí)，計(jì)數(shù)器并不立即停止記數(shù)，而是等到被測(cè)信號(hào)上升沿到來的時(shí)候才真正結(jié)束記數(shù)，完成一次測(cè)量過程，可以看出，實(shí)際閘門與被設(shè)定的閘門并不嚴(yán)格相等，但最大差值不會(huì)超過被測(cè)信號(hào)一個(gè)周期，設(shè)對(duì)被測(cè)信號(hào)的記數(shù)值為Nx，對(duì)時(shí)基信號(hào)的記數(shù)值為N0，時(shí)基信號(hào)的頻率為f0，閘門時(shí)間為τ，則被測(cè)信號(hào)的頻率為：

3.5.1.2軟件測(cè)頻

軟件測(cè)頻，所選擇的觸發(fā)窗口的寬度和波形幅度相關(guān)，在此我們定為波形幅度的10%，計(jì)算在某一段波形穿過觸發(fā)窗口的個(gè)數(shù)，然后計(jì)算出波形的周期和頻率，在圖3-22中，令vmidh=VPP/2+5%*VPP， vmidl=VPP/2-5%*VPP，從數(shù)據(jù)區(qū)首地址開始找大于vmidh的點(diǎn)，找到點(diǎn)后，再找小于vmidl的點(diǎn)，把這一點(diǎn)的位置賦給start，找大于vmidh的點(diǎn)，再找小于vmidl的點(diǎn)，令per_num=1.依次類推，每次找到大于vmidh的點(diǎn)，再找到小于vmidl的點(diǎn)per_num++，這樣在數(shù)據(jù)區(qū)找到的最后大于vmidh的點(diǎn)，再找到小于vmidl的點(diǎn)位置賦給end，那么per_num就是找到的周期個(gè)數(shù)，根據(jù)時(shí)基以及start和end的值，就可以計(jì)算出周期。

周期計(jì)算公式如下：

其中base代表時(shí)基，由于時(shí)基是固定的，所以點(diǎn)與點(diǎn)之間的時(shí)間是固定，所以可以通過起始點(diǎn)和結(jié)束點(diǎn)的位置(采樣點(diǎn)的序號(hào))，確定數(shù)量的周期個(gè)數(shù)計(jì)算波形的周期。測(cè)出了被測(cè)信號(hào)的周期，然后將該時(shí)間的倒數(shù)作為頻率來進(jìn)行頻率測(cè)量，使用公式：f =1/T其準(zhǔn)確度取決于周期的測(cè)量精度。用此種方法計(jì)算周期數(shù)對(duì)于超過選擇窗口的毛刺等尖峰會(huì)誤認(rèn)為一個(gè)周期，也不準(zhǔn)確;對(duì)于類似

周期波形也無法準(zhǔn)確判斷其周期個(gè)數(shù)。波形時(shí)間類參數(shù)的計(jì)算，是和時(shí)基密切相關(guān)的。

所以根據(jù)以上分析，我們采用多周期同步測(cè)量方法。

3.5.2方案設(shè)計(jì)

頻率計(jì)數(shù)器主要測(cè)量射頻載波(CW)信號(hào)的頻率，為整機(jī)提供頻率測(cè)量數(shù)據(jù)。頻率測(cè)量信道的主要設(shè)計(jì)思路是：預(yù)分頻-整形-計(jì)數(shù)。射頻信號(hào)通過前端功分器進(jìn)入頻率測(cè)量模塊，由于功分器輸出在-60～+20dBm范圍內(nèi)，我們通過集成數(shù)控增益射頻微波放大器，以及限幅二極管調(diào)整信號(hào)滿足后級(jí)預(yù)分頻器輸入信號(hào)電平要求。預(yù)分頻部分的作用就是將高頻或射頻段的信號(hào)通過固定的分頻比例，將其轉(zhuǎn)換為中低頻信號(hào)，便于后端頻率計(jì)數(shù)器利用其計(jì)算信號(hào)頻率。[!--empirenews.page--]

3.5.3預(yù)分頻模塊設(shè)計(jì)

在頻率測(cè)量模塊中，由于計(jì)數(shù)部分是由FPGA實(shí)現(xiàn)，而整形電路現(xiàn)在的分頻器往往都將其集成在其中，所以分頻器的選擇直接影響頻率測(cè)量模塊的性能。由于根據(jù)系統(tǒng)設(shè)計(jì)指標(biāo)輸入頻率范圍要求10MHz～6GHz，常用高分頻比的微波分頻器不能滿足如此高頻率輸入信號(hào)的要求;同時(shí)在保證分頻精度的前提下，工作頻率在3GHz以上的微波分頻器一般都采用1：2、1：4或1：8的較低的分頻系數(shù)。所以設(shè)計(jì)采用2級(jí)分頻方法，將分頻器級(jí)聯(lián)以滿足對(duì)輸入信號(hào)在3GHz以上信號(hào)頻率的測(cè)量。

一級(jí)分頻器采用HJ-DYF104，分頻比為1：4的微波分頻器，工作頻率范圍10MHz～8GHz，輸入電平范圍-12～+12dBm，輸出電平范圍-3±1dBm，其設(shè)計(jì)還具有以下特點(diǎn)：

1)單片芯片混合微組裝工藝集成;

2)系列化設(shè)計(jì)，內(nèi)置耦合及電流退耦電容，在設(shè)計(jì)中可以直接接入微波信號(hào)，不需要再進(jìn)行信號(hào)耦合;

3)其輸入輸出端均50電阻匹配，這一特點(diǎn)也為分頻器的級(jí)聯(lián)提供便利;

4)標(biāo)準(zhǔn)全密封金屬外殼封裝，封閉式封裝很大程度減小了微波信號(hào)對(duì)后級(jí)信號(hào)傳輸?shù)母蓴_;

5)滿足軍用環(huán)境工作條件：工作溫度范圍：-55℃～+85℃，存儲(chǔ)溫度范圍：-65℃～+125℃。符合系統(tǒng)設(shè)計(jì)總體要求。

由于實(shí)行分頻器級(jí)聯(lián)，所以兩級(jí)分頻器之間阻抗匹配以及輸入輸出電平轉(zhuǎn)換，將直接影響分頻器的工作質(zhì)量。

所以設(shè)計(jì)中二級(jí)分頻器選用了MB506.芯片輸入信號(hào)幅值-4～5.5dbm，一級(jí)分頻器HJ-DYF104輸出電平范圍滿足MB506的輸入要求;并且MB506輸入阻抗為50，這使得兩級(jí)分頻器間的連接變得十分簡(jiǎn)單。這個(gè)芯片最大輸入頻率支持2.4GHz.功耗較低90mW，工作環(huán)境溫度要求不高-40℃～85℃，價(jià)格低廉，并且芯片內(nèi)部集成放大，整形電路。其應(yīng)用電路極為簡(jiǎn)單，在設(shè)計(jì)中就可以直接省去整形電路。其輸出為1.6V峰峰值的ECL電平，只需要經(jīng)過簡(jiǎn)單的電平轉(zhuǎn)換就可以直接送入FPGA實(shí)現(xiàn)頻率測(cè)量功能。芯片設(shè)計(jì)有64、128、256三種分頻比，通過改變其SW1、SW2腳的接法，可得到不同分頻比。

該芯片被現(xiàn)在市場(chǎng)上許多民用頻率計(jì)所采用，通用性好。并且MB506自帶整形功能且為ECL標(biāo)準(zhǔn)輸出電平，所以只需要在后端加入簡(jiǎn)單的電平轉(zhuǎn)換電路，獲得滿足TTL電平的方波信號(hào)即可直接送入FPGA進(jìn)行計(jì)數(shù)，也簡(jiǎn)化了電路。

如圖3-23所示，按圖中連接方式，實(shí)現(xiàn)可變分頻比的，射頻級(jí)的載波信號(hào)(10MHz～6GHz)分頻功能。而我們頻率測(cè)量的方法既是通過多周期同步測(cè)量方法測(cè)量得到分頻后中低頻信號(hào)頻率f s，則實(shí)際輸入信號(hào)頻率fo為：

其中N為分頻比例。那么由于多周期同步測(cè)量方法頻率計(jì)數(shù)誤差是一個(gè)分頻后的信號(hào)時(shí)鐘周期，因此當(dāng)送入分頻器的信號(hào)頻率較低時(shí)，如果采用固定128或者256等更高的分頻比例，就會(huì)造成頻率測(cè)量誤差的增大。所以采用FPGA控制分頻比例，當(dāng)信號(hào)頻率在10MHz～100MHz范圍時(shí)，如上圖所示，通過控制單刀雙擲開關(guān)，讓信號(hào)經(jīng)4分頻后就直接送入后段，這樣通過控制動(dòng)態(tài)改變分頻比例，實(shí)現(xiàn)更高精度的頻率測(cè)量。