1 引言

電路系統(tǒng)設計、測試需要多種信號源，信號源是電路實驗的基本組成模塊。當前電路設計、測試中使用的信號發(fā)生器通常由硬件電路模塊組成。這類信號發(fā)生器不僅成本高。硬件規(guī)模大、功能擴展困難，不能滿足系統(tǒng)設計、測試和復雜實驗需求。為此需要設計硬件規(guī)模小、擴展功能豐富、適用性強的信號發(fā)生器。AD9857可工作于正交調制、單音、內插DAC等3種模式，集成有DDS、DAC等功能，可實現(xiàn)信號發(fā)生的基本硬件功能。因而靈活運用AD9857的3種工作模式，利用其集成的硬件功能，采用較少硬件就可產(chǎn)生多種信號?；贏D9857的信號發(fā)生器符合系統(tǒng)硬件規(guī)模小、擴展功能豐富、適用性強的要求，滿足系統(tǒng)設計和測試階段信號源多樣的要求，并滿足多種不同層次電路實驗對信號源的需求。這里以AD9857為核心，設計一種基于計算機和基本硬件電路的信號發(fā)生器。

2 信號發(fā)生器的系統(tǒng)構成

計算機設置信號發(fā)生器的工作模式，并根據(jù)系統(tǒng)設計需求，利用軟件編程設置產(chǎn)生信號的調制樣式和參數(shù)，通過軟件運算生成產(chǎn)生信號的數(shù)據(jù)，并通過端口將這些數(shù)據(jù)傳遞給信號發(fā)生器的硬件電路，從而產(chǎn)生具體的信號波形。當需要生成新的信號時，調用計算機內的信號數(shù)據(jù)庫或改變信號發(fā)生器的工作模式，利用通用的外部硬件電路完成信號變換。當信號數(shù)據(jù)庫中不包含所需要生成的信號時，則通過軟件運算產(chǎn)生所需數(shù)據(jù)，實現(xiàn)發(fā)生信號的擴展。信號發(fā)生器的構成原理框圖如圖1所示。



語音、圖像、傳真、數(shù)據(jù)等基帶信號在計算機中經(jīng)軟件編程，生成相對一致的數(shù)據(jù)格式，并存儲在計算機，從而構成生成信號的數(shù)據(jù)庫。當選定生成的信號后，數(shù)據(jù)在控制信號作用下向計算機端口發(fā)送并由外部硬件電路生成模擬信號。該設計的核心是外部硬件電路生成模擬信號模塊部分。

3 AD9857結構與功能描述

AD9857是美國模擬器件公司生產(chǎn)的一款14 bit高性能的數(shù)字上變頻器，其內部時鐘速率達200 MHz，具有優(yōu)異的動態(tài)特性，可實現(xiàn)4倍到20倍可編程的參考時鐘倍頻；內部集成一個32 bit正交DDS，實現(xiàn)8 bit的輸出幅度控制；AD9857由3．3 V單電源供電，具有簡單的控制接口，其功能框圖如圖2所示。



圖2中，AD9857由I、Q數(shù)據(jù)分離、級聯(lián)積分梳狀CIC(cascaded integrator comb)濾波、可編程內插、正交調制器、DDS核、輸出濾波、DAC模塊、時鐘控制模塊、定時和控制等部分構成。該器件可工作于正交調制、單音及內插 DAC 3種工作模式，選擇不同的丁作模式其內部相應部分電路發(fā)生作用。當AD9857 工作于正交調制模式時，并行數(shù)據(jù)端口輸入的I、Q數(shù)據(jù)在其分離模塊中分離為I、Q兩路數(shù)據(jù)。這兩路數(shù)據(jù)經(jīng)反CIC、4倍內插、可編程CIC后，與DDS核送來的正弦、余弦信號正交調制，并由 DAC模塊輸出；當AD9857 工作于單音模式下，DDS核由軟件設定控制字后產(chǎn)生相應頻率的采樣值，并經(jīng)DAC模塊輸出所需模擬信號。當AD9857 工作于內插DAC模式時，僅有I通道工作。這時，來自并口的14bit數(shù)據(jù)經(jīng)濾波和內插處理后，由DAC模塊輸出模擬信號。在設計信號發(fā)生器時，可根據(jù)所需產(chǎn)生的信號，通過軟件選擇相應的工作模式。

4 利用AD9857設計信號發(fā)生器翻

根據(jù)圖1信號發(fā)生器的原理框圖可知，其外部硬件電路生成模擬信號，這樣，信號發(fā)生器是由AD9857與相關的外圍電路共同實現(xiàn)中頻信號，其核心電路如圖3所示。



圖3中，利用CON_DATA端口輸入的數(shù)據(jù)定義AD9857串口編程控制寄存器組中地址為01H寄存器的狀態(tài)，由此決定信號發(fā)生器的工作模式。當01H 寄存器設置為00H時，信號發(fā)生器工作于正交調制模式；設置為01H時，工作于單音模式；設置為02H時，工作于內插DAC模式。信號發(fā)生器工作在正交調制模式，來自DATA_INPUT端口的14 bit并行數(shù)據(jù)在PDCLK時鐘的同步下，首先在AD9857內進行I、Q通道的數(shù)據(jù)分離，并經(jīng)反CIC和內插處理后與DDS核送來的相差為90°的兩路載頻信號正交相乘并相加，所形成的數(shù)據(jù)經(jīng)DAC模塊則生成需要的信號。在該工作模式下，由DA-TA INPUT端輸入的數(shù)據(jù)應事先設置為I、Q數(shù)據(jù)交替的形式，通常情況下可由計算機預先生成，并存儲在生成信號的數(shù)據(jù)庫中。

當信號發(fā)生器工作在單音模式下，AD9857內部I和Q兩通道不能由并口獲取數(shù)據(jù)，AD9857的輸出由DDS的余弦部分決定，DDS的輸出頻率則由異步串口設置AD9857的頻率轉換字來設定。

當信號發(fā)生器工作在內插DAC模式下，DDS不工作，僅AD9857的I通道工作。這時，經(jīng)DATA_INPUT端口輸入的數(shù)據(jù)串中僅I組數(shù)據(jù)作用，經(jīng)AD9857的內捅處理后由DAC模塊轉換為模擬輸出信號。

AD9857工作在不同工作模式下，所涉及的控制寄存器組是由CON_DATA端口輸入的數(shù)據(jù)連接到PS0、PS1兩個引腳共同決定。


5 討論

本設計方法根據(jù)所生成信號的要求，由計算機通過CON_DATA端口的控制位設定AD9857串口控制字，靈活選擇相應的工作模式，從而產(chǎn)生所需的單音信號、常用窄帶通信信號，較為復雜和無規(guī)律的信號，因而具有較大靈活性。通常情況下，為減少功耗， AD9857工作時應盡可能選擇較低的內部時鐘頻率。在DDS的典型應用時，系統(tǒng)時鐘頻率應是最高輸出頻率的2．5倍。由于AD9857是模擬和數(shù)字混合電路器件，因此電路布局應注意模擬電路地線和數(shù)字電路地線的設置與連接。一般情況下，模擬電路地線和數(shù)字電路地線應盡可能短并設置為一點，這樣可避免引入不必要的噪聲而影響模擬電路部分的工作，降低系統(tǒng)性能。

6 結論

利用基本的硬件設計和軟件編程相結合實現(xiàn)信號發(fā)生器設計。該設計充分應用AD9857的功能特點，在軟件編程控制下，硬件電路可產(chǎn)生不同信號。與單片機控制的信號發(fā)生器設計相比，該設計主控模塊由計算機構成，界面更友好，具有更大的靈活性和軟件擴展空間，特別是當在網(wǎng)絡環(huán)境下進行電路實驗時，可用一臺計算機作為主控機設置、控制多個信號發(fā)生器，從而構成一個局部的電磁環(huán)境空間，拓展信號發(fā)生器的應用范圍。