
Maxim推出4通道、24位、同時(shí)采樣ADC MAX11040??蓪⒍噙_(dá)8片MAX11040采用菊鏈連接,實(shí)現(xiàn)32通道同時(shí)采樣,極大地簡化了系統(tǒng)設(shè)計(jì)。MAX11040采用獨(dú)特的可級(jí)聯(lián)SPI™/QSPI™/MICROWIRE™接口實(shí)現(xiàn)了上述的多
凌力爾特公司 (Linear Technology Corporation) 推出 16 位增量累加 ADC LTC2463,該器件在纖巧 12 引線 3mm x 3mm DFN 和 4mm x 5mm MSOP 封裝中集成了一個(gè)精確基準(zhǔn)。利用該器件的集成基準(zhǔn) (2ppm/ºC 典型值,1
首款采樣速率達(dá)1MSPS的18位SoC(TI)
美商亞德諾公司(Analog Devices)14日正式發(fā)表18款極具電源效率,解析度範(fàn)圍從10到16位元的類比數(shù)位轉(zhuǎn)換器(ADC)。ADI的全新ADC乃是以對(duì)於電力需求極為敏感的通訊、工業(yè)、可攜式電子裝置、以及儀器設(shè)備等為對(duì)象所設(shè)
美商亞德諾公司(Analog Devices,ADI),近日正式發(fā)表能夠簡化次世代電力線路監(jiān)測系統(tǒng)設(shè)計(jì)的同步取樣類比數(shù)位轉(zhuǎn)換器(ADC)。隨著全世界電力需求的成長,對(duì)於更具效益的公用變電所以及智慧型電網(wǎng)(smart grid)管理
本文討論一種將單端信號(hào)(通常來自經(jīng)過緩沖的解調(diào)電路)轉(zhuǎn)換成差分信號(hào)(以便饋入高中頻ADC)的電路。這些電路使用一個(gè)寬帶變壓器、匹配電阻及濾波電容來完成此任務(wù)。還討論了變壓器的最優(yōu)匹配方法,以便保持高速ADC
數(shù)字X射線正在改變放射科的工作方式。這項(xiàng)技術(shù)能夠減少患者的輻射照射、改進(jìn)診斷的圖像質(zhì)量。數(shù)字X射線的成形可被分為直接轉(zhuǎn)換和間接轉(zhuǎn)換。信號(hào)的直接和間接轉(zhuǎn)換都需要ADC,性價(jià)比最高和功耗最低的解決方案是利用一個(gè)或多個(gè)高速ADC依次將各像素?cái)?shù)字化。本文將對(duì)此展開討論。
用來驅(qū)動(dòng)高分辨率模數(shù)轉(zhuǎn)換器(ADC)的信號(hào)源具有數(shù)百歐姆或更大的高頻交流負(fù)載和直流負(fù)載。因此,具有數(shù)兆歐姆高輸入阻抗以及低輸出阻抗的高性能運(yùn)算放大器是輸入ADC驅(qū)動(dòng)器的理想選擇。ADC驅(qū)動(dòng)器被用作緩沖器和低通濾波器以降低整體系統(tǒng)噪聲。利用這三種不同驅(qū)動(dòng)架構(gòu)中的其中一種,來設(shè)計(jì)高性能運(yùn)算放大器與ADC的接口,你就能夠提升系統(tǒng)性能。
用來驅(qū)動(dòng)高分辨率模數(shù)轉(zhuǎn)換器(ADC)的信號(hào)源具有數(shù)百歐姆或更大的高頻交流負(fù)載和直流負(fù)載。因此,具有數(shù)兆歐姆高輸入阻抗以及低輸出阻抗的高性能運(yùn)算放大器是輸入ADC驅(qū)動(dòng)器的理想選擇。ADC驅(qū)動(dòng)器被用作緩沖器和低通濾波器以降低整體系統(tǒng)噪聲。利用這三種不同驅(qū)動(dòng)架構(gòu)中的其中一種,來設(shè)計(jì)高性能運(yùn)算放大器與ADC的接口,你就能夠提升系統(tǒng)性能。
模擬采集部分是所有數(shù)據(jù)采集系統(tǒng)的核心。微處理器、數(shù)字信號(hào)處理器、存儲(chǔ)器、固件、軟件驅(qū)動(dòng)、操作系統(tǒng)和軟件應(yīng)用都可能構(gòu)成一個(gè)系統(tǒng)的大腦,但它們實(shí)際上還是模擬電路。要針對(duì)某種應(yīng)用建立一個(gè)有必要的速度、分辨率
設(shè)計(jì)了一個(gè)用于流水線模數(shù)轉(zhuǎn)換器(pipelined ADC)前端的采樣保持電路。該電路采用電容翻轉(zhuǎn)型結(jié)構(gòu),并設(shè)計(jì)了一個(gè)增益達(dá)到100 dB,單位增益帶寬為1 GHz的全差分增益自舉跨導(dǎo)運(yùn)算放大器
隨著流水線ADC精度的不斷提高,其轉(zhuǎn)換器性能受到各種電路非線性的嚴(yán)重影響。電容失配是引起非線性的一種主要因素。實(shí)踐表明,電容誤差平均技術(shù)是消除失配誤差的一種有效途徑。介紹幾種重要的電容誤差平均方法的原理和工作方式,并指出各自存在的優(yōu)缺點(diǎn)。最后對(duì)誤差校準(zhǔn)技術(shù)的發(fā)展趨勢進(jìn)行分析與展望。
凌力爾特公司 (Linear Technology Corporation) 推出一對(duì) 16 位增量累加 ADC LTC2460 和 LTC2462,這兩款器件都在纖巧 3mm x 3mm DFN 封裝中集成了一個(gè)精確基準(zhǔn)。該集成的基準(zhǔn) (典型值為 2ppm/ºC,最大值為 10p
隨著人類對(duì)數(shù)字生活的依賴日益加深,模擬器件的生存空間愈見興旺。歸根結(jié)底都是來源于對(duì)真實(shí)感官世界的需求。無論是通信的需求、醫(yī)療診斷的需求、還是數(shù)字娛樂的需求,人類對(duì)視聽的真實(shí)性要求越來越高,連接模擬與數(shù)
Analog Devices, Inc.最新推出18款分辨率為10至16位的高功效模數(shù)轉(zhuǎn)換器(ADC)。ADI的這些新型ADC針對(duì)低功耗通信、工業(yè)、便攜式電子產(chǎn)品和儀器儀表設(shè)備而設(shè)計(jì),與許多同類競爭ADC相比,功耗降低了60%,但仍具備一流的
INS/GPS組合導(dǎo)航系統(tǒng)在軍事領(lǐng)域和民用方面的運(yùn)動(dòng)載體中得到了廣泛應(yīng)用。INS是組合導(dǎo)航系統(tǒng)中的核心部分,涉及多個(gè)陀螺儀、多個(gè)加速度計(jì)和溫度傳感器等眾多傳感器數(shù)據(jù)的采集與處理,同時(shí)對(duì)系統(tǒng)運(yùn)算的實(shí)時(shí)性要求也很高。對(duì)于導(dǎo)航計(jì)算機(jī)系統(tǒng)的研究,許多學(xué)者做了大量有益的工作。傳感器數(shù)據(jù)采集現(xiàn)有方案大多采用一片多路△-∑結(jié)構(gòu)的AD芯片采集6路慣性器件信號(hào),這就造成6路信號(hào)的數(shù)據(jù)采集不能同時(shí)進(jìn)行,在高動(dòng)態(tài)下導(dǎo)致組合導(dǎo)航系統(tǒng)導(dǎo)航精度的下降。本文以TI公司生產(chǎn)的AD變換器AD1274和Altera公司生產(chǎn)的FPGA EPlS30位主選芯片,闡述了組合導(dǎo)航系統(tǒng)的實(shí)現(xiàn)方法。
INS/GPS組合導(dǎo)航系統(tǒng)在軍事領(lǐng)域和民用方面的運(yùn)動(dòng)載體中得到了廣泛應(yīng)用。INS是組合導(dǎo)航系統(tǒng)中的核心部分,涉及多個(gè)陀螺儀、多個(gè)加速度計(jì)和溫度傳感器等眾多傳感器數(shù)據(jù)的采集與處理,同時(shí)對(duì)系統(tǒng)運(yùn)算的實(shí)時(shí)性要求也很高。對(duì)于導(dǎo)航計(jì)算機(jī)系統(tǒng)的研究,許多學(xué)者做了大量有益的工作。傳感器數(shù)據(jù)采集現(xiàn)有方案大多采用一片多路△-∑結(jié)構(gòu)的AD芯片采集6路慣性器件信號(hào),這就造成6路信號(hào)的數(shù)據(jù)采集不能同時(shí)進(jìn)行,在高動(dòng)態(tài)下導(dǎo)致組合導(dǎo)航系統(tǒng)導(dǎo)航精度的下降。本文以TI公司生產(chǎn)的AD變換器AD1274和Altera公司生產(chǎn)的FPGA EPl
今年年初TI推出的兩款模數(shù)轉(zhuǎn)換器(ADC) ADS8329和ADS8330向世人展現(xiàn)了一個(gè)低功耗、高速和高性能的獨(dú)特組合。該組合使其成為諸多應(yīng)用的理想選擇,例如:通信、醫(yī)療儀器、自動(dòng)測試設(shè)備、數(shù)據(jù)采集系統(tǒng)或工業(yè)過程控制
為了滿足3G/4G通信終端(TD-SCDMA、WiMAX和LTE)、基站、中繼器以及軟件無線電系統(tǒng)應(yīng)用高達(dá)40MHz信號(hào)帶寬的嚴(yán)苛應(yīng)用要求,如要求使用30MHz帶寬的多模系統(tǒng)能夠以140 MHz的高中頻實(shí)現(xiàn)78.4dBFS SNR與85dBc的無雜散動(dòng)態(tài)范
介紹了一種用于高速ADC的低抖動(dòng)時(shí)鐘穩(wěn)定電路。這個(gè)電路由延遲鎖相環(huán)(DLL)來實(shí)現(xiàn)。這個(gè)DLL有兩個(gè)功能:一是通過把一個(gè)時(shí)鐘沿固定精確延遲半個(gè)周期,再與另一個(gè)沿組成一個(gè)新的時(shí)鐘來調(diào)節(jié)時(shí)鐘占空比到50%左右;二是調(diào)節(jié)時(shí)鐘抖動(dòng)。該電路采用0.35μm CMOS工藝,在Cadence Spectre環(huán)境下進(jìn)行仿真驗(yàn)證,對(duì)一個(gè)8 bit、250 Msps采樣率的ADC,常溫下得到的時(shí)鐘抖動(dòng)小于0.25 ps rms(典型的均方根)。